HOME >製品情報 >Intel® SoC >Intel® SoCボード >SA-Cy500S
Intel® SoC搭載CPUボード
H-UDIコネクタ装備 PC-RS-04対応 PC-USB-xx対応 PC-LAN-xx対応 PC-SDRW-01対応 PC-WiFi-xx対応 Bluetoothアダプタ対応 LCD-KIT-B01対応 VS-CAM-01対応

SA-Cy500S

¥48,000 (税別)
linuxRoHS対応

SA-Cy500Sは、インテルのCyclone® V SoC を搭載したボードコンピュータです。

Cyclone® V SoC は、Arm 社 Cortex™-A9 をCPU コアとしたHPS と、FPGA ファブリックを統合したSoC で、高性能のマイクロプロセッサの機能に加え、汎用性のあるFPGAの機能により、様々なアプリケーションで使用することができます。

本ボードは外部接続コネクタへ外部拡張に必要な信号を引き出してありますので、各種試作用途及び製品への組込み用途など、 幅広い対応が可能です。

サンプルHDLプログラムを公開 LED制御、I/O制御、LCD制御

Linux開発環境をご用意 : LK-CY-A01

特長

ソリューション 本ボードは以下製品の推奨ボードです。
組込みOS
+
ミドルウェア
eforce
イー・フォース株式会社
μITRON4.0仕様 RTOS「μC3/Standard
μITRON4.0のスタンダードプロファイルに準拠し、32ビットプロセッサが搭載された組込みシステム向けのリアルタイムOSです。

組込みシステム向けのTCP/IPスタック「μNet3
μC3と組合せて使用する組込みシステム向けのTCP/IPスタックです。

「AlphaProject SA-Cy500 for DS-5 uC3 + uNet3/Standard評価版」

仕様

SoC 5CSEBA2U23C8SN (672pin BGA)
HPS CPU Cortex®-A9 シングルコア
クロック
システムクロック 25MHz  水晶振動子(クロックジェネレータ)
CPUクロック 最大 600MHz
DDR3-SDRAMクロック 最大 400MHz
メモリ
QSPI FlashROM 16MByte  (S25FL128LAGNF Cypress 相当品)
DDR3-SDRAM 512MByte  (MT41J12816JT-125 × 2 Micron 相当品)
Ethernet I/F
10/100/1000BASE-T 1ch
Ethernetトランシーバ KSZ9021RN(Microchip)
USB I/F
CPU内蔵 USB コントローラ
USB PHY USB3300 (Microchip)
USB2.0 Host/Function(OTG High-Speed) 1ch
SDカード I/F
microSDカードスロット 1ch
シリアル I/F
調歩同期式 2ch(1chは通信コネクタに接続)
FPGA FPGA
Cyclone® V
 ロジック数 25K LE、 9434 ALM
 メモリ M10K 1400Kbit、 MLAB 138Kbit
 PLL 4個
LCD I/F
LCDインタフェースコネクタに接続(RGB666)※1
カメラ I/F
カメラインタフェースコネクタに接続※1
LED モニタ LED  4個(HPSに2個、FPGAに2個接続)
電源 LED  1個
リセット リセット IC、リセット SW 搭載、リコンフィギュレーションSW搭載
JTAG I/F USB Blaster接続用 10pinコネクタ(HPS/FPGA 両対応)
Arm JTAGデバッガ接続用ハーフピッチ 20pinコネクタ (HPS専用)
外部接続
160pinコネクタ
 HPS端子 19本
 FPGA端子 91本
電源電圧
DC5.0V±5%
消費電流 Typ 750mA (弊社サンプルプログラム動作時)
使用環境条件 温度 0℃〜60℃ (結露なし)
基板サイズ 80×60mm (コネクタ、突起物を除く)
付属品 ヒートシンク
※1IPおよびサンプルプログラムは提供しておりませんのでお客様にてご用意いただく必要があります。

ダウンロード

ご注意ご使用の前にご確認ください。

  1. 弊社Webサイトより取得可能なサンプルプログラムは無償で提供されるものであり、あくまで評価用途です。
    弊社がこの動作を保証するものではありません。サンプルプログラムを使用する場合、適切な環境でご使用下さい。
  2. 弊社は、使用に起因する損害、第三者の権利を侵害に関し、いかなる責任も負いません。
    本プログラムの使用、若しくは機能から生じるすべての損害は、ご使用になるお客様の負担となります。
  3. サンプルプログラムの仕様変更およびその他いかなる理由においても、弊社は、サンプルプログラムの誤り、機能不全または欠陥を修正する義務を負いません。
  4. サンプルプログラムに関するお問い合わせは、お受けできません。
    ただし機能不全等があった場合には、【メールフォーム】よりご一報ください。可能な範囲でご回答します。
  5. ご使用の前に必ず、【サンプルプログラム使用規約】への同意をお願いします。
    本規約に同意されない限り、プログラムを使用することはできません。
マニュアル・ドキュメント バージョン 更新日
SA-Cy500S ハードウェアマニュアル 3.1 2018/11/21
AN5101 SA-Cy500S(Cyclone V SoC CPU BOARD) スタートガイド 2.0 2018/10/09
AN5102 SA-Cy500S(Cyclone V SoC CPU BOARD) サンプルHDLプログラム解説 2.0 2018/10/09

製品ご購入後に公開される情報

回路図 パスワード バージョン 更新日
SA-Cy500S 回路図 2.0 2018/07/30
サンプルプログラム パスワード バージョン 更新日
SA-Cy500S サンプルHDLプログラム 2.0 2018/10/03
SDカードイメージ パスワード バージョン 更新日
オールインワンSDカードイメージ 1.2 2018/09/03

パスワードが必要なデータについて

  1. パスワード

    1

    購入製品の添付紙面よりパスワードをご確認ください。

  2. ダウンロード

    2

    公開情報一覧から必要な項目をクリックし、圧縮ファイルをダウンロードします。

  3. 解凍イメージ

    3

    圧縮ファイルを解凍する際、「1」に記載のパスワードをご入力ください。

製品をご購入済みで、パスワードが見つからないお客様

ユーザ登録を行っていない場合  お手数ですが、必ず【ユーザ登録】を行った後、下記メールフォームよりご連絡ください。

ユーザ登録がお済みの場合    お手数ですが、【メールフォーム】よりご連絡をお願いいたします。

なお、お問い合わせの際は「製品名」「シリアルナンバー」が必要となります。

ご購入