


Alpha Board Series

AP-RZG3-0A

RZファミリ RZ/G3S CPUボード

Hardware Manual

Rev 1.0



ALPHA PROJECT
株式会社アルファプロジェクト

ご使用になる前に

このたびは AP-RZG3-0A をお買い上げいただき誠にありがとうございます。
本製品をお役立て頂くために、このマニュアルを十分お読みいただき、正しくお使い下さい。
今後とも弊社製品をご愛顧賜りますよう、よろしく願いいたします。

梱包内容

本製品は、下記の品より構成されております。梱包内容をご確認のうえ、万が一、不足しているものがあればお買い上げの販売店までご連絡ください。

AP-RZG3-0A 梱包内容

●AP-RZG3-0A	1 枚	●電源ハーネス	1 本
●マニュアル・サンプルプログラムのダウンロード・保証のご案内			1 枚

■本製品の内容及び仕様は予告なしに変更されることがありますのでご了承ください。

取り扱い上の注意



- 本製品には、民生用の一般電子部品が使用されており、一般的な民生用途の電子機器への使用を意図して設計されています。宇宙、航空、医療、原子力、運輸、交通、各種安全装置などで人命、事故に関わる用途および多大な物的損害を発生させる恐れのある用途での使用はご遠慮ください。
- 極端な高温下や低温下、または振動の激しい環境での使用はご遠慮ください。
- 水中、高湿度、油の多い環境での使用はご遠慮ください。
- 腐食性ガス、可燃性ガス等の環境中での使用はご遠慮ください。
- 基板の表面が水に濡れていたり、金属に接触した状態で電源を投入しないでください。
- 定格を越える電源を加えないでください。

- ノイズの多い環境での動作は保証しかねますのでご了承ください。
- 連続的な振動(車載等)や衝撃が発生する環境下での使用は、製品寿命を縮め、故障が発生しやすくなりますのでご注意ください。
- 発煙や発火、異常な発熱があった場合には、すぐに電源を切ってください。
- 本製品を仕様範囲を越える条件において使用した場合、故障の原因となりますので、ご注意ください。
- 本書に記載される製品および技術のうち、「外国為替および外国貿易法」に定める規制貨物等（技術）に該当するものを輸出または国外に持ち出す場合には同法に基づく輸出許可が必要です。
- 本製品に付属するマニュアル、回路図の著作権は株式会社アルファプロジェクトが保有しております。これらを無断で転用、掲載、譲渡、配布することは禁止します。

保証

- 保証期間内において、本マニュアル等に記載の注意事項に従い正常な使用状態で故障した場合、保証対象といたします。
- 製品保証の内外を問わず、製品を運用した結果による、直接的および間接的損害については、弊社は一切補償いたしません。
- 保証対象は、製品本体とします。ソフトウェア・マニュアル・消耗品・梱包箱は保証対象外とさせていただきます。
- 本保証は日本国内においてのみ有効です。海外からのご依頼は受付しておりません。
- 製品保証規定の詳細につきましては、添付の保証書等またはホームページをご覧ください。

参考資料

デバイスの資料は、各社ホームページで公開されております。本マニュアルと合わせて、ご覧ください。

- RZ/G3S グループ ユーザーズマニュアル ハードウェア編 (ルネサス エレクトロニクス)
- その他各社デバイスデータシート

参考URL

下記の URL に本製品に関連するデバイスの情報およびアプリケーションノート、サンプルプログラムなどが掲載されておりますので、参考にしてください。

- ルネサス エレクトロニクス株式会社 <https://www.renesas.com/ja/>

* 参考資料について

- ・ 各社の各種ドキュメント、及び Web サイト URL は、予告なく変更されることがあります。
- ・ 各社の IC に関するお問い合わせは、各社のお問い合わせ窓口宛にお願いします。

目 次

1. 概要	1
1.1 製品概要.....	1
1.2 機能及び特長.....	1
1.3 仕様概要.....	3
1.4 外形仕様.....	4
1.5 回路構成.....	6
1.6 アドレスマップ.....	7
1.7 ピン機能の割り当て.....	8
2. 機能	13
2.1 クロック.....	13
2.2 モード端子の設定.....	14
2.3 QSPI Flash	15
2.4 eMMC	16
2.5 LPDDR4 SDRAM	17
2.6 LED	18
2.7 EEPROM.....	20
2.8 RTC	21
2.9 電源管理.....	22
3. 外部インタフェース	25
3.1 Ethernet インタフェース	25
3.2 USB インタフェース	27
3.3 シリアル(UART)インタフェース.....	29
3.4 CAN インタフェース	30
3.5 microSD カードスロット	31
3.6 Pmod インタフェース.....	33
3.7 JTAG インタフェース.....	36
3.8 電源.....	37
3.9 拡張コネクタ.....	42
4. テクニカルデータ	45
4.1 外形寸法.....	45
4.2 回路図・マニュアル資料.....	46
4.3 外部回路との接続方法.....	46

5. オプション製品	47
5.1 Linux 開発キット	47
5.2 周辺拡張アダプタ	48
5.3 CAN トランシーバアダプタ	49
5.4 AC アダプタ	49
5.5 拡張コネクタセット	49
6. 開発環境のご案内	50
6.1 開発環境	50
6.2 QSPI Flash への書き込み方法	50
7. 製品サポートのご案内	51
8. エンジニアリングサービスのご案内	52

1. 概要

1.1 製品概要

AP-RZG3-0A は、ルネサス エレクトロニクス社製 RZ/G3S を搭載した CPU ボードです。

最大 1.1GHz で動作する 64bit Arm[®] Cortex[®]-A55(1.1GHz)と、2つの Arm Cortex-M33(最大 250MHz)を搭載し、Linux による高度なアプリケーション処理と RTOS によるリアルタイム処理を両立させることができます。大容量で高速アクセス可能な LPDDR4 メモリと eMMC を搭載し、低消費電力モードをサポートしているため、省電力を求められる IoT エッジデバイスなどに最適です。

また、周辺機能として Ethernet、USB、microSD、CAN FD、シリアル I/F などの汎用インタフェースに加え Pmod コネクタや拡張コネクタを搭載しており、さまざまな機能を拡張することができます。

1.2 機能及び特長

■ RZ/G3S Arm Cortex-A55 コア搭載

RZ/G3S 主な機能

-CPU コア	Arm Cortex-A55 1.1GHz -L1 命令キャッシュ 32KByte/データキャッシュ 32KByte -L3 キャッシュ 256Kbyte
-内蔵メモリ	Arm Cortex-M33 Dual 250MHz RAM 1MByte
-外部メモリインタフェース	DDR4/LPDDR4 16bit xSPI Multi I/O SDHI/eMMC
-イーサネットポート	10/100/1000Mbps MAC 2 ポート
-アナログ機能	12 ビット A/D コンバータ 8 チャンネル
-通信インタフェース	USB2.0 2 チャンネル SCI(SCIF) 6 チャンネル SCI(SCIg) 2 チャンネル I2C 4 チャンネル I3C 1 チャンネル SPI 5 チャンネル CAN FD 2 チャンネル
-I/O ポート	最大 82 本(兼用端子含む)
-デバッグインタフェース	JTAG/CoreSight

※本ボードが対応している機能は、後述の「1.3.仕様概要」をご覧ください。

※機能詳細は RZ/G3S グループ ユーザーズマニュアル をご参照ください。

■ 大容量メモリを搭載

プログラムメモリとして QSPI Flash 4MByte/ eMMC 8GByte。
データメモリには LPDDR4-1600 1GByteを搭載しています。

■ 低消費電力モードをサポート

Cortex-Mコアのみが動作するAWOモードと、RTCなど最低限の機能が動作するVBATTモードの2種類をサポート。
DDRセルフリフレッシュをサポートしているため、低消費電力モードからの復帰が短時間で実現できます。

■ Pmodインタフェースコネクタを搭載

Pmodに対応した12ピンコネクタを搭載しており、市販のPmod対応モジュールを利用することができます。

■ 豊富な通信インタフェース

- Ethernetポート
- USB Host/Functionポート
- シリアル(UART)インタフェース
- CAN FDインタフェース

■ 外部拡張が容易

外部接続用コネクタ(50Pin×2 未実装)へ拡張に必要な信号線を引き出してありますので、外部拡張が容易です。

■ 小型基板

基板寸法は100X80mmと小型です。

■ 広温度範囲に対応

動作温度 -20℃～+60℃に対応しています。

■ 標準OSにLinuxを採用

Verified Linux Package(超長期サポートLinux)を採用し、ソフトウェア開発とメンテナンスの負担を軽減します。

※Verified Linux Packageはルネサス エレクトロニクス社より提供されます。詳しくはルネサス エレクトロニクス社のホームページを御覧ください。

■ 回路図を全て公開

回路図は全て公開されていますので、回路動作の確認やデバッグにお役立ていただけます。

また、教育や研修用途にも最適です。

1.3 仕様概要

AP-RZG3-0A 仕様

機能	仕様
CPU	R9A08G045S31GBG (361Pin BGA) Arm Cortex-A55 最大 1.1GHz Arm Cortex-M33 Dual 最大 250MHz
クロック	メイン入カクロック 24MHz 水晶発振器
ROM	QSPI Flash 4MByte eMMC 8GByte EEPROM 2KByte
RAM	LPDDR4-1600(800MHz) 1GByte データバス 16bit
microSD カード	microSD カードスロット 1スロット *1
Ethernet I/F	10/100BASE 1ポート
USB I/F	USB2.0 Function(High/Full-Speed 対応) 1ポート USB2.0 Host(High/Full/Low-Speed 対応) 1ポート
UART I/F	SCIF:6チャンネル SCIG:2チャンネル 1チャンネルはシリアル(UART)通信コネクタに接続
CAN I/F	CAN FD 2チャンネル 1チャンネルはCAN 通信コネクタに接続
GPIO	入出力 最大 82本 (兼用端子含む)
A/D	12ビット A/D コンバータ 8チャンネル
Pmod I/F	Pmod インタフェースコネクタ(12pin) 1チャンネル Type1/2/3/6 対応
リセット	リセット SW 搭載 外部拡張コネクタ(未実装)からのリセットも可能
RTC	最大日差±2秒 外部電源によるバックアップ
LED	モニタ LED 2個(I/Oポートに接続) 電源 LED 1個(I/Oポートに接続)
JTAG コネクタ	CoreSight ハーフピッチ 10pin (5p x 2列)
拡張コネクタ	50pin(25px2列) x 2 2.54mm ピッチ (未実装)
電源	DC5.0V±5% USB-VBUS 給電動作対応 CPU コア 0.9V、I/O 3.3V、1.8V 電源管理用 MCU(RL78)搭載
消費電流	最大 2A(ボード単体) 約 130mA(100BASE 接続、弊社サンプルプログラム動作時)
使用環境条件	温度 -20 ~ +60℃ (結露なし)
寸法	100×80 mm(突起物を除く)
プリインストール OS	CIP Linux 5.10 (VLP v3.0.7)

Table 1.3-1 仕様概要



*1 SD ホストインタフェースの使用には、ライセンスが必要になる場合があります。
詳しくは、SD カードアソシエーションにお問い合わせください。

1.4 外形仕様

[部品面]




Fig 1.4-1 外形図

コネクタ番号	コネクタ型番/メーカー (※1)	用途	備考
CN1	HIF3H-50PB-2.54DSA/ヒロセ	拡張コネクタ	未実装
CN2	HIF3H-50PB-2.54DSA/ヒロセ	拡張コネクタ	未実装
CN3	USB Type-C コネクタ	USB Function コネクタ	
CN4	USB Type-A コネクタ	USB HOST コネクタ	
CN5	RJ-45 コネクタ	Ethernet コネクタ	
CN6	12pin 2.54mm レセプタクル	Pmod コネクタ	
CN7	B6P-SHF-1AA/日圧	シリアル(UART)コネクタ	
CN8	B5B-EH/日圧	CAN コネクタ	
CN9	10pin 1.27mm ピンヘッダー	JTAG コネクタ	
CN10	4pin 1.27mm ピンヘッダー	RL78 書込みコネクタ	未実装
CN11	B2B-EH/日圧	電源コネクタ	
P1	PJ-002AH/CUI	DC ジャック	
SD1	DM3AT-SF-PEJM5/ヒロセ	SD カードコネクタ	

Table 1.4-2 コネクタ一覧

※1 コネクタは、相当品に変更される場合があります。

1.5 回路構成




Fig 1.5-1 AP-RZG3-0A 構成ブロック図

1.6 アドレスマップ

AP-RZG3-0A のアドレスマップを示します。

アドレス	デバイス
H' 3_FFFF_FFFF	Reserved area
H' 1_4000_0000	
H' 1_3FFF_FFFF	DDR area
H' 0_8000_0000	
H' 0_7FFF_FFFF	LPDDR4 SDRAM 1GByte
H' 0_4000_0000	
H' 0_3FFF_FFFF	Reserved area
H' 0_3800_0000	
H' 0_37FF_FFFF	PCIe area 128MByte
H' 0_3000_0000	
H' 0_2FFF_FFFF	xSPI area
H' 0_0040_0000	
H' 0_003F_FFFF	QSPI Flash 4MByte
H' 0_2000_0000	
H' 0_1FFF_FFFF	IO Register area 256MByte
H' 0_1000_0000	
H' 0_0FFF_FFFF	Reserved area
H' 0_0012_0000	
H' 0_0011_FFFF	SRAM area 1152KByte
H' 0_0000_0000	

Table 1.6-1 アドレスマップ



詳細なアドレスマップにつきましては、「RZ/G3S グループ ユーザーズマニュアル」を参照してください。

1.7 ピン機能の割り当て

1.7.1 I/O 端子の割り当て





RZ/G3S の I/O 端子の多くは、他の内蔵機能と兼用端子となっています。
各 I/O 端子に割り当てられた機能はレジスタ設定により選択します。

AP-RZG3-0A では、基板上の回路で使用している I/O 端子については、決められた機能を割り当てる必要があります。
次表に各 I/O 端子の機能および回路で使用する機能を記載します。

【割り当て表の見方】

I/O 端子機能	マイコンで割り当てられている信号機能 レジスタで各機能を選択設定する
電圧	マイコン端子信号の電圧
入出力	ボード上で割り当てられた機能を使用する場合の入出力方向。それ以外の機能で使用する場合は、任意に設定可能 入出力の記載がない信号は、ボード上で使用されていないため、任意に設定可能
拡張コネクタ	拡張コネクタに接続されている信号のコネクタ・ピン番号
機能	ボード上で割り当てられた機能

【マーキング】

	ボード上で機能が割り振られている端子(必ず指定された設定としてください)
	ボード上で機能が割り振られている端子 (ボード上の機能を使用しない場合には外部で使用することができます。)
	UART や Pmod などの外部オプションを機能させる場合に使用する端子 (オプションを使用しない場合にはユーザーが使用することができます。)
	リセット状態のみモード端子となる端子



各端子機能については、「RZ/G3S グループ ユーザーズマニュアル」を参照してください。

1.7.2 I/O 端子割り当て表

I/O 端子機能									ボード上の割り当て			
GPIO	機能 1	機能 2	機能 3	機能 4	機能 5	機能 6	機能 7	機能 8	電圧	入出力	拡張コネクタ	機能
P0_0	SD0_CD	RIIC3_SDA	GTIOC4A	MTIOC2A	SCIO_TXD			Reserved	3.3V	出力		電源モード
P0_1	SD0_WP	RIIC3_SCL	GTIOC4B	MTIOC2B	SCIO_RXD			Reserved	3.3V	出力		電源モード
P0_2	SD1_CD	RIIC2_SDA	MTIOC1A	GTIOC5A			IRQ0	Reserved	3.3V	入力		microSD
P0_3	SD1_WP	RIIC2_SCL	MTIOC1B	GTIOC5B			IRQ1	Reserved	3.3V	入力		Ethernet
P1_0	ET0_TXC/ TX_CLK	RSPI0_CK	CAN_CLK	MTIOC1A					1.8V	出力		Ethernet
P1_1	ET0_TX_C TL/TX_EN	RSPI0_MOSI	CAN0_TX	MTIOC1B					1.8V	出力		Ethernet
P1_2	ET0_TXD0	RSPI0_MISO	CAN0_RX	MTIC5U					1.8V	出力		Ethernet
P1_3	ET0_TXD1	RSPI0_SSL	CAN0_TX_ DATARATE _EN	MTIC5V					1.8V	出力		Ethernet
P1_4	ET0_TXD2		CAN0_RX_ DATARATE _EN	MTIC5W					1.8V	出力		Ethernet
P2_0	ET0_TXD3	SSI0_BCK	CAN1_TX	MTCLKA					1.8V	出力		Ethernet
P2_1	ET0_TX_ERR	SSI0_RCK	CAN1_RX	MTCLKB	SCIO_SCK	RSPI0_CK			1.8V	入出力	CN1.35	
P2_2	ET0_TX_C OL	SSI0_TXD	CAN1_TX_ DATARATE _EN	MTCLKC	SCIO_TXD	RSPI0_MOSI			1.8V	入出力	CN1.36	
P2_3	ET0_TX_C RS	SSI0_RXD	CAN1_RX_ DATARATE _EN	MTCLKD	SCIO_RXD	RSPI0_MISO			1.8V	出力		microSD
P3_0	ET0_RXC/ RX_CLK	SSI1_BCK	POE0#	MTIOC0A	RSPI3_CK	GTIOC6A			1.8V	入力		Ethernet
P3_1	ET0_RX_C TL/RX_DV	SSI1_RCK	POE4#	MTIOC0B	RSPI3_MOSI	GTIOC6B			1.8V	入力		Ethernet
P3_2	ET0_RXD0	SSI1_TXD	POE8#	MTIOC0C	RSPI3_MISO				1.8V	入力		Ethernet
P3_3	ET0_RXD1	SSI1_RXD	POE10#	MTIOC0D	RSPI3_SSL				1.8V	入力		Ethernet
P4_0	ET0_RXD2	RSPI1_CK	MTIOC8A	MTIOC2A	USB1_VBUS SEN	GTIOC7A			1.8V	入力		Ethernet
P4_1	ET0_RXD3	RSPI1_MOSI	MTIOC8B	MTIOC2B	USB1_OVRCUR	GTIOC7B			1.8V	入力		Ethernet
P4_2	ET0_RX_ERR	RSPI1_MISO	MTIOC8C	MTIOC3A					1.8V	出力		Ethernet
P4_3	ET0_MDC	RSPI1_SSL	MTIOC8D	MTIOC3B					1.8V	出力		Ethernet
P4_4	ET0_MDIO			MTIOC3C					1.8V	入出力		Ethernet
P4_5	ET0_LINK STA			MTIOC3D					1.8V	入力		Ethernet
P5_0	USB0_VBUS SEN	SCIF2_TXD	MTIOC7A	SSI2_RXD					3.3V	入出力	CN2.26	
P5_1		SCIF2_RXD	MTIOC7B	ADC_TRG	SCIO_CTS #/RTS#	RSPI0_SSL	SCI1_SCK	CAN_CLK	3.3V	入出力	CN2.25	
P5_2	USB0_OVRCUR	SCIF2_SCK	MTIOC7C	SSI2_BCK			SCI1_TXD	CAN0_TX	3.3V	入出力	CN2.24	CAN

I/O 端子機能									ボード上の割り当て			
GPIO	機能 1	機能 2	機能 3	機能 4	機能 5	機能 6	機能 7	機能 8	電圧	入出力	拡張コネクタ	機能
P5_3	USB0_OTG_ID	SCIF2_CTS#	MTIOC7D	SSI2_RCK	USB1_VBUSSEN	GTIIOC7A	SCI1_RXD	CAN0_RX	3.3V	入出力	CN2.23	CAN
P5_4	USB0_OTG_EXICEN	SCIF2_RTS#		SSI2_TXD	USB1_OVRCUR	GTIIOC7B	SCI1_CTS#/RTS#	CAN0_TX_DATA_RATE_EN	3.3V	入力		DIPSW
P6_0	USB1_VBUSSEN	RSPI2_CK	CAN_CLK	SCIF2_TXD	MTIIOC7A			CAN0_RX_DATA_RATE_EN	3.3V	出力		USB
P6_1	USB1_OVRCUR	RSPI2_MOSI	CAN0_TX	SCIF2_RXD	MTIIOC7B			Reserved	3.3V	入力		USB
P6_2	ADC_TRG	RSPI2_MISO	CAN0_RX	SCIF2_SCK	MTIIOC7C		IRQ2	Reserved	3.3V	出力		microSD
P6_3	SCIF0_RXD	RSPI2_SSL	CAN0_TX_DATA_RATE_EN	SCIF2_CTS#	MTIIOC7D	RIIC2_SDA	IRQ3		3.3V	入出力	CN2.22	UART
P6_4	SCIF0_TXD		CAN0_RX_DATA_RATE_EN	SCIF2_RTS#	ADC_TRG	RIIC2_SCL	IRQ4		3.3V	入出力	CN2.21	UART
P7_0	ET1_TXC/TX_CLK	ADC_TRG	RSPI2_CK	CAN_CLK	MTIIOC0A	SCIF2_TXD	IRQ5		1.8V	入出力	CN1.30	
P7_1	ET1_TXCTL/TX_EN	SCI1_SCK	RSPI2_MOSI	CAN0_TX	MTIIOC0B	SCIF2_RXD			1.8V	入出力	CN1.31	
P7_2	ET1_TXD0	SCI1_TXD	RSPI2_MISO	CAN0_RX	MTIIOC0C	SCIF2_SCK			1.8V	入出力	CN1.32	
P7_3	ET1_TXD1	SCI1_RXD	RSPI2_SSL	CAN0_TX_DATA_RATE_EN	MTIIOC0D	SCIF2_CTS#			1.8V	入出力	CN1.33	
P7_4	ET1_TXD2	SCI1_CTS#/RTS#	IRQ2	CAN0_RX_DATA_RATE_EN		SCIF2_RTS#			1.8V	入出力	CN1.34	
P8_0	ET1_TXD3	SCIF0_SCK	SCIF1_RXD	SSI1_BCK	SCIO_SCK	MTIIOC7A	IRQ1		1.8V	入出力	CN1.25	
P8_1	ET1_TXERR	SCIF0_RXD	SCIF1_TXD	SSI1_RCK	SCIO_TXD	MTIIOC7B			1.8V	入出力	CN1.26	
P8_2	ET1_TXC_OL	SCIF0_TXD	SCIF1_CTS#	SSI1_TXD	SCIO_RXD	MTIIOC7C			1.8V	入出力	CN1.27	
P8_3	ET1_TXCRS	SCIF0_CTS#	SCIF1_RTS#	SSI1_RXD	SCIO_CTS#/RTS#	MTIIOC7D			1.8V	入出力	CN1.28	
P8_4	ET1_RXC/RX_CLK	SCIF0_RTS#							1.8V	入出力	CN1.29	
P9_0	ET1_RXCTL/RX_DV	RSPI0_CK	PDM0_CLK	SSI2_BCK	MTIIOC4A	SCIF4_SCK		Reserved	1.8V	入出力	CN1.19	
P9_1	ET1_RXD0	RSPI0_MOSI	PDM0_DATA	SSI2_RCK	MTIIOC4B	SCIF4_RXD		Reserved	1.8V	入出力	CN1.20	
P9_2	ET1_RXD1	RSPI0_MISO		SSI2_TXD	MTIIOC4C	SCIF4_TXD		Reserved	1.8V	入出力	CN1.21	
P9_3	ET1_RXD2	RSPI0_SSL	IRQ3	SSI2_RXD	MTIIOC4D	IRQ1		Reserved	1.8V	入出力	CN1.22	
P10_0	ET1_RXD3	SSI0_BCK	IRQ4	PDM1_CLK	MTIIOC6A	IRQ2		Reserved	1.8V	入出力	CN1.14	
P10_1	ET1_RXERR	SSI0_RCK	SSI3_BCK	PDM1_DATA	MTIIOC6B	GTIIOC6A		Reserved	1.8V	入出力	CN1.15	
P10_2	ET1_MDC	SSI0_TXD	SSI3_RCK		MTIIOC6C	GTIIOC6B		Reserved	1.8V	入出力	CN1.16	

I/O 端子機能									ボード上の割り当て			
GPIO	機能 1	機能 2	機能 3	機能 4	機能 5	機能 6	機能 7	機能 8	電圧	入出力	拡張コネクタ	機能
P10_3	ET1_MDIO	SSI0_RXD	SSI3_TXD	USB1_VBUS SEN	MTIOC6D	PDM2_CLK		Reserve d	1.8V	入出力	CN1.17	
P10_4	ET1_LINK STA	ADC_TRG	SSI3_RXD	USB1_OVR CUR		PDM2_DA T			1.8V	入出力	CN1.18	
P11_0	SSI0_BCK	POE0#	SCI1_RXD	RSPI2_CK	GTETRGA	SPDIF_IN	Reserve d	SD2_CL K	3.3V	入出力	CN2.38	
P11_1	SSI0_RCK	POE4#	SCI1_TXD	RSPI2_MO SI	GTETRGB	SPDIF_OU T	Reserve d	SD2_CM D	3.3V	入出力	CN2.37	
P11_2	SSI0_TXD	POE8#	SCI1_SCK	RSPI2_MIS O	GTETRGC	GTIOC4A	SCIF1_T XD	SD2_DA TA0	3.3V	入出力	CN2.36	
P11_3	SSI0_RXD	POE10#	SCI1_CTS #/RTS#	RSPI2_SSL	GTETRGD	GTIOC4B	Reserve d	SD2_DA TA1	3.3V	入出力	CN2.35	
P12_0	IRQ0	SCI0_RXD	GTIOC0A	MTIOC0A	SCIF3_TX D		Reserve d	SD2_DA TA2	3.3V	入出力	CN2.32	
P12_1	IRQ1	SCI0_TXD	GTIOC0B	MTIOC0B	SCIF3_RX D		Reserve d	SD2_DA TA3	3.3V	入出力	CN2.31	
P13_0	SCIF0_TX D	GTIOC0A	CAN_CLK	MTIOC4A	USB1_VBUS SEN	RSPI4_CK			3.3V	入出力	CN2.30	
P13_1	SCIF0_RX D	GTIOC0B	CAN0_TX	MTIOC4B	USB1_OVR CUR	RSPI4_MO SI	SCIF1_R XD		3.3V	入出力	CN2.29	
P13_2	SCIF0_SC K	PCI_RST_ OUT_B	CAN0_RX	MTIOC4C		RSPI4_MIS O	IRQ2		3.3V	入出力	CN2.28	
P13_3	SCIF0_CT S#	PCI_CLKR EQ_B	CAN0_TX_ DATARATE _EN	MTIOC4D		RSPI4_SSL	IRQ3		3.3V	入出力	CN2.27	
P13_4	SCIF0_RT S#		CAN0_RX_ DATARATE _EN			POE0#	GTIOC6 A	RSPI3_C K	3.3V	入出力	CN1.41	Pmod
P14_0	SCIF1_TX D	GTIOC1A	CAN1_TX	MTIC5U	SCI0_RXD	POE4#	GTIOC6 B	RSPI3_ MOSI	3.3V	入出力	CN1.42	Pmod
P14_1	SCIF1_RX D	GTIOC1B	CAN1_RX	MTIC5V	SCI0_TXD	POE8#	SD2_CD	RSPI3_ MISO	3.3V	入出力	CN1.43	Pmod
P14_2	SCIF1_SC K	ADC_TRG	CAN1_TX_ DATARATE _EN	MTIC5W	SCI0_SCK	POE10#	SD2_WP	RSPI3_ S SL	3.3V	入出力	CN1.44	Pmod
P15_0	RSPI0_CK	GTIOC2A	PDM0_CLK	IRQ4	MTIOC8A	SCIF5_SC K	GTIOC7 A	MTCLKA	3.3V	入出力	CN1.45	Pmod
P15_1	RSPI0_MO SI	GTIOC2B	PDM0_DA T	IRQ5	MTIOC8B	SCIF5_RX D	GTIOC7 B	MTCLKB	3.3V	入出力	CN1.46	Pmod
P15_2	RSPI0_MIS O	XSPI_RES ET1#	GTIOC5A	IRQ6	MTIOC8C	SCIF5_TX D	SCI1_TX D	MTCLKC	3.3V	入出力	CN1.47	Pmod
P15_3	RSPI0_SSL	XSPI_WP1 #	GTIOC5B	IRQ7	MTIOC8D	PCI_RST_ OUT_B	Reserve d	MTCLKD	3.3V	入出力	CN1.48	Pmod
P16_0	SCIF1_CT S#	SPDIF_IN	CAN1_RX_ DATARATE _EN	PDM0_CLK	SCI0_CTS #/RTS#	PCI_CLKR EQ_B	Reserve d	Reserve d	3.3V	入出力	CN1.49	Pmod
P16_1	SCIF1_RT S#	SPDIF_OU T	CAN1_RX_ DATARATE _EN	PDM0_DA T			Reserve d	Reserve d	3.3V	入出力	CN1.50	Pmod
P17_0	RSPI1_CK	SSI1_BCK	CAN1_TX	MTIOC3A	PDM1_CLK	GTIOC3A	SCI1_R XD	Reserve d	3.3V	入出力	CN2.18	LED
P17_1	RSPI1_MO SI	SSI1_RCK	CAN1_RX	MTIOC3B	PDM1_DA T	GTIOC3B	SCIF3_S CK	Reserve d	3.3V	入出力	CN2.17	LED
P17_2	RSPI1_MIS O	SSI1_TXD	CAN1_TX_ DATARATE _EN	MTIOC3C	XSPI_RES ET1#	GTIOC6A	SCIF3_R XD	Reserve d	3.3V	入出力	CN2.16	LED

I/O 端子機能									ボード上の割り当て			
GPIO	機能 1	機能 2	機能 3	機能 4	機能 5	機能 6	機能 7	機能 8	電圧	入出力	拡張コネクタ	機能
P17_3	RSPI1_SSL	SSI1_RXD	CAN1_RX_D DATARATE _EN	MTIOC3D	XSPI_WP1 #	GTIOC6B	SCIF3_T XD	Reserve d	3.3V	入出力	CN2.15	
P18_0	IRQ2	ADC_TRG	PDM2_CLK	Reserved	SCIO_SCK	GTETRGA	GTIOC3 A	Reserve d	3.3V	入出力	CN2.14	
P18_1	IRQ3	Reserved	PDM2_DA T	SCIF3_SC K	SCIO_TXD	GTETRGA	GTIOC3 B	Reserve d	3.3V	入出力	CN2.13	
P18_2	IRQ4	RSPI0_CK	SCIO_SCK	SCIF3_RX D	SCIO_RXD	GTETRGC	Reserve d	SSI3_B CK	3.3V	入出力	CN2.12	
P18_3	IRQ5	RSPI0_MO SI	SCIO_TXD	SCIF3_TX D	SCIO_CTS #/RTS#	GTETRGD	SCIF4_S CK	SSI3_R CK	3.3V	入出力	CN2.11	
P18_4	IRQ6	RSPI0_MIS O	SCIO_RXD	USB1_VBU SEN	ADC_TRG	SCI1_TXD	SCIF4_R XD	SSI3_TX D	3.3V	入出力	CN2.10	
P18_5	IRQ7	RSPI0_SSL	SCIO_CTS #/RTS#	USB1_OVR CUR	Reserved	SCI1_RXD	SCIF4_T XD	SSI3_R XD	3.3V	入出力	CN2.9	

Table 1.7-1 I/O ポートの割り当て

2. 機能

2.1 クロック

AP-RZG3-0A では、メイン入カクロックは XTAL/EXTAL(24MHz)より供給しています。

AP-RZG3-0A の主要な内部クロックの周波数の設定は、下記となります。

機能	名称	最大周波数	備考
CPU クロック Cortex-A55	CA55_SCLK	1100MHz	Cortex-A55
周辺クロック Cortex-A55	CA55_ACLK	200MHz	
CPU クロック Cortex-M33	CM33_CLKIN	250MHz	Cortex-M33
周辺クロック	P0p	100MHz	


Table 2.1-1 各クロックの周波数

2.2 モード端子の設定

RZ/G3S のブート時の各種動作を設定するためのモード設定端子があります。設定は、基板上の DSW1 とプルアップ/プルダウン抵抗で設定されます。モード端子設定の詳細は RZ/G3S グループハードウェアマニュアルを参照してください。通常は出荷時設定のまま、問題ありません。

設定端子	設定項目	設定	備考
BOOTCPUSEL	起動 CPU 選択	[0]Cortex-M33 起動 [1]Cortex-A55 起動 出荷時設定	DSW1 で切替可
MD_BOOT[1..0]	Boot Mode	MD_BOOT[1..0] [00]SD(未サポート) [01]eMMC(CA55 起動のみ) [10]QSPI Flash [11]SCIF 出荷時設定	DSW1 で切替可
MD_CLKS	SSCG 設定	[0]OFF [1]ON 出荷時設定	DSW1 で切替可
DEBUGEN	Debug Enable	[0]NormalMode [1]DebugMode 出荷時設定	DSW1 で切替可

Table 2.2-1 モード端子の設定



DSW1	設定端子	設定項目	ON	OFF
1	BOOTCPUSEL	起動 CPU 選択	0	1
2	MD_BOOT[1]	Boot Mode		
3	MD_BOOT[0]			
4	MD_CLKS	SSCG 設定		
5	DEBUGEN	Debug Enable		
6	P5_4	ユーザ開放		

Table 2.2-2 DSW1 の設定

2.3 QSPI Flash

AP-RZG3-0A ではプログラム ROM として、4MByte の QSPI Flash が搭載されています。
QSPIFlash は、RZ/G3S の xSPI に接続され、SPI(SDR,DDR)、QSPI(SDR,DDR)の各モードでアクセスが可能です。




Fig 2.3-1 QSPI Flash 回路構成

パラメータ	仕様	
デバイス	MX25U3232FM2I02 (Macronix)または相当品	
機能	メモリサイズ	4MByte(32Mbit)
	バスクロック(SCLK)	最大 133MHz ※1
	アクセスモード	SPI(SDR,DDR),QSPI(SDR,DDR) ※2
	書き換えサイクル	100,000 回
	データ保持期間	20 年以上
※1 RZ/G3S の SCLK は最大 80MHz となります		
※2 SDR =Single Data Rate、DDR = Double Data Rate		
※3 弊社出荷時に BootLoader(U-Boot)をプリインストールしております		

Table 2.3-2 QSPI Flash 仕様概要



QSPI Flash への書き込み方法については、「6.2 QSPI Flash への書き込み方法」をご覧ください。

2.4 eMMC

AP-RZG3-0A ではプログラム ROM として、8GByte の eMMC が搭載されています。
eMMC は、RZ/G3S の MMC Host Interface に接続され、HS200 モードの高速アクセスが可能です。




Fig 2.4-1 eMMC 回路構成

パラメータ	仕様	
デバイス	THGBMUG6C1LBAIL (Kioxia)または相当品	
機能	メモリサイズ	8GByte(64Gbit)
	バスクロック(SCLK)	最大 200MHz ※1
	アクセスモード	SDR,DDR,HS200 ※2
※1 RZ/G3S の SCLK は最大 125MHz となります		
※2 SDR =Single Data Rate、DDR = Double Data Rate		
※3 弊社出荷時に Linux をプリインストールしております		

Table 2.4-2 eMMC 仕様概要

2.5 LPDDR4 SDRAM

AP-RZG3-0A には標準で 1GByte の LPDDR4 SDRAM を搭載しており、RZ/G3S の DDR 空間に 16bit バスで接続されています。




Fig 2.5-1 LPDDR4-SDRAM 回路構成

パラメータ	仕様	備考
LPDDR4 SDRAM 諸元	AS4C512M16MD4V-053BIN(Alliance Memory) LPDDR4-3733(1866MHz) 512Mbit x 16 (1GByte)	または相当品
DDR クロック	LPDDR4-1600 (800MHz) ※1	
DDR 電源	1.8V/1.1V	
※1 RZ/G3S のバスクロックは最大 800MHz となります		

Table 2.5-2 LPDDR4-SDRAM 仕様概要

2.6 LED

AP-RZG3-0A には、モニタ LED(緑)が 2 個、電源 LED(赤)が 1 個実装されています。





Fig 2.6-1 基板上的 LED 配置

2.6.1 モニタ LED

AP-RZG3-0A に搭載されているモニタ LED は、I/O ポートに接続されています。I/O ポートは、拡張コネクタ信号と兼用となっていますので、ご注意ください。

以下にモニタ LED の回路構成を示します。



P17_0,P17_1 の出力	LD1,LD2
LOW or Hi-Z	消灯
HIGH	点灯

Fig 2.6-2 モニタ LED 回路構成


2.6.2 電源 LED

AP-RZG3-0A に搭載されている電源 LED は、I/O ポートに接続されています。

I/O ポート初期状態では、電源を投入すると自動的に点灯します。消費電力を抑えるため、消灯させることが可能です。

I/O ポートは、拡張コネクタ信号と兼用となっていますので、ご注意ください。

以下に電源 LED の回路構成を示します。



P17_2 の出力	LD3
LOW	消灯
HIGH or Hi-Z	点灯

Fig 2.6-3 電源 LED 回路構成

2.7 EEPROM

AP-RZG3-0A は、パラメータ保存用として 2KByte の EEPROM を搭載しています。出荷時状態では EEPROM に弊社で割り当てた Ethernet の MAC アドレスが書き込まれています。MAC アドレスにつきましては「3.1 Ethernet インタフェース」を参照してください。




Fig 2.7-1 EEPROM 回路構成

パラメータ	仕様
デバイス	24LC16B(Microchip)
機能	8bit×256×8block 書き換えサイクル 1,000,000 回 データ保持期間 200 年以上
I ² C スレーブアドレス	1010xxx'b

Table 2.7-2 EEPROM 仕様概要

アドレス	格納データ
H'7FF H'00C	未使用
H'005 H'000	MAC アドレス

Table 2.7-3 EEPROM 格納データ(出荷時)



EEPROM の未使用の領域は、ユーザーデータの保存用途などで利用できます。
MAC アドレスのデータは消去しないように注意してください。

2.8 RTC

AP-RZG3-0A は、時計機能として RTC(Real Time Clock)を搭載しています。拡張コネクタの RTC_BAT へバックアップ電源を接続することで、CPU の電源を遮断しても時計動作を維持することが可能です。




Fig 2.8-1 RTC 回路構成

パラメータ	仕様
デバイス	S-35390A(ABLIC)
消費電流	0.25uA(Typ)
誤差	最大日差±2 秒
I ² C スレーブアドレス	0110xxx'b

Table 2.8-2 RTC 仕様概要

外部電池によるバックアップ

外部に一次電池等のバックアップ電源を接続することで、長期のバックアップが可能になります。バックアップ期間の目安は、次の数値から算出してください。

項目	パラメータ
BATT 電圧	VDD_3V3 ≥ BATT ≥ 1.1V
S-35390 の消費電流	Typ0.25uA
ダイオードリーク電流	約 20nA(25℃)
ダイオード電圧降下	約 0.3V

計算例) CR2012 公称容量 3.0V/55mAh の場合
 終止電圧 2.1V (BATT 電圧 + ダイオード電圧降下) の場合の効率を 80%とした場合、
 $(55\text{mAh} \times 0.8) \div (0.25\text{uA} + 0.02\text{uA}) \approx 163,000$ 時間



電池の特性は使用する周囲温度や経年変化などで大きく変動します。
 実際に使用する際は、使用する電池の特性データと使用環境を考慮してください。

2.9 電源管理

AP-RZG3-0A は、電源管理用に RL78 マイコンを搭載しています。

RL78 マイコンは、電源モードの状態遷移及びリセットの制御を行います。

RL78 マイコンのソースコードは弊社 Web サイトで公開しております。

AP-RZG3-0A 製品ページ <https://www.apnet.co.jp/product/rza/ap-rzg3-0a.html>

開発環境： CS+ for CC V8.13
 コンパイラ： RL78 用コンパイラ CC-RL V1.15
 プロジェクト名： ap_rzg3_0a_rl78_power_management.mtpj
 メインコード： src¥power_management.c

2.9.1 電源モード

AP-RZG3-0A は、4 つの電源モードをサポートしています。

電源モード間の遷移は、電源管理用の RL78 マイコンにより制御されます。

以下に電源モードの状態遷移図及び、各電源モードの電源状態を示します。




Fig 2.9-1 電源モード状態遷移図

電源モード	電源状態			PRST# 出力
	ISO_0V9 ISO_1V8 ISO_3V3	VDD_0V9 VDD_1V8 XSPI_1V8 VDD_3V3	DDR_1V8 DDR_1V1	
ALL_ON	ON	ON	ON	EXRESET#入力に応じたりセット出力
AWO	OFF	ON	ON	HIGH 固定
VBATT	OFF	OFF	ON	LOW 固定
電源 OFF	OFF	OFF	OFF	LOW

Table 2.9-2 電源モード毎の電源状態

① ALL_ON モード

全ての電源が ON の状態。ボード上全ての機能がお使いいただけます。

以下の条件により、各電源モードへ遷移します。

- ・ RL78 マイコンの POWER_ON 信号が LOW になることにより、電源 OFF へ遷移
- ・ P0_0/AWO_REQ を HIGH にすることにより、AWO モードへ遷移
- ・ P0_1/VBATT_REQ を HIGH にすることにより、VBATT モードへ遷移

② AWO モード

Cortex-A55 コア関連の電源を OFF にする低消費電力モードです。DDR メモリをセルフリフレッシュモードに移行し Linux 等のデータを保持しているため、低消費電力モードから高速に復帰できます。

ボード上の eMMC、microSD カード、USB、Ethernet 機能は使えなくなります。

Cortex-M33 コアや周辺モジュールの動作が可能です。

P0_0/AWO_REQ を LOW に戻すことにより、ALL_ON モードへ遷移します。

③ VBATT モード

CPU の VBATT 領域のみ動作し、それ以外の電源を OFF にする低消費電力モードです。

AWO モードと同様に、DDR メモリをセルフリフレッシュモードに移行し Linux 等のデータを保持しているため低消費電力モードから高速に復帰できます。

全ての CPU コアが停止しているため、起床するために外部信号の印加が必要です。

WAKE スイッチ(SW2)を押す、もしくは WAKEn 信号を LOW レベルにすることにより ALL_ON モードへ遷移します。

④ 電源 OFF

全ての電源が OFF の状態。

RL78 マイコンの POWER_ON 信号が HIGH になることにより、ALL_ON モードへ遷移します。



* 電源モードが AWO モード時は、ボード上の eMMC、microSD カード、USB、Ethernet 機能及び CN1 の 1.8V I/O が利用出来ません

また、VBATT モード時は CN2 の 1~8pin を除き、全ての I/O 電源が OFF となりますのでご注意ください。

2.9.2 リセット

AP-RZG3-0A のリセット動作には以下の3つがあります。

1) 電源投入時及び電圧降下時のリセット動作

PRST#端子は電源管理用の RL78 マイコンにより制御されます。

出荷時設定では、専用 IC(BD45401G)により、VDD_5V0 電圧が約 4.0V 以上で電源 ON シーケンスを開始、約 50ms 後に PRST#が HIGH 出力されます。

供給電圧を変更される場合は、電源 ON シーケンス開始のタイミングが変わります。

詳細は「3.8.2 低消費電力」を参照ください

2) リセットスイッチによるリセット動作

リセットスイッチ(SW1)を押すことにより強制的にリセットされます。RL78 により約 50ms 間の LOW パルスが出力されます。また、EXRESET 信号(CN2.7 ピン)に外部にスイッチを接続すれば、SW1 と同様にリセットすることができます。

電源モードが AWO モード及び、VBATT モード時は、SW1 と EXRESET 信号によるリセットは無効となります。

3) 外部からのリセット

PRST#信号(CN1.13 ピン)に外部回路を接続することにより、外部からのリセット動作が可能となります。

PRST#信号はオープンドレイン出力なのでワイアード OR 接続が可能です。

この場合は、外部のリセット回路により、リセット信号を安定時間分 LOW レベルに保持する必要があります。




Fig 2.9-3 リセット回路構成




Fig 2.9-4 RESETSW と PRST#信号出力の関係



* 電源モードが AWO もしくは VBATT モード時は、CPU の内部状態を保持するため外部リセットは禁止です。リセットされた場合、CPU が正常に起動しない可能性がありますのでご注意ください。

3. 外部インタフェース

3.1 Ethernet インタフェース

AP-RZG3-0A は、10/100BASE 対応の Ethernet インタフェースを 1 ポート備えています。

CPU 内蔵のイーサネットコントローラを使用し、PHY とは RGMII で接続されます。以下に Ethernet インタフェースの構成を示します。




Fig 3.1-1 Ethernet インタフェース回路構成

3.1.1 コネクタピンアサイン

以下に Ethernet コネクタ (CN5) のピンアサインを示します。




Fig 3.1-2 Ethernet コネクタピンアサイン

3.1.2 MAC アドレス

AP-RZG3-0A には、弊社で割り当てた MAC アドレスが出荷時に汎用 EEPROM に書き込まれています。MAC アドレスは基板上のシールに記載されています。

なお、本 MAC アドレスは、AP-RZG3-0A でのみで使用を許諾しています。他の製品・使用目的での利用は禁止します。

MAC アドレス : 00-0C-7B-XX-XX-XX



EEPROM アドレス	格納値
0x00	0x00
0x01	0x0C
0x02	0x7B
0x03	0xXX
0x04	0xXX
0x05	0xXX

Table 3.1-3 MAC アドレスの割り当てと EEPROM への保存

* MAC アドレスの変更について

AP-RZG3-0A に搭載されている EEPROM の先頭 6Byte には、出荷時に弊社で割り当てた Ethernet の MAC アドレスが書き込まれています。

MAC アドレスは、弊社が米国電気電子学会(IEEE)より取得したアドレスです。MAC アドレスを変更される場合は、お客様にて IEEE より MAC アドレスを取得し、IEEE より割り当てられた MAC アドレスを使用してください。

3.2 USB インタフェース

AP-RZG3-0A は、以下の USB ポートを備えています。

- ・ USB2.0 Function(High/Full 対応) 1ポート(USB0) TypeC コネクタ
- ・ USB2.0 Host(High/Full/Low-Speed 対応) 1ポート(USB1) TypeA コネクタ

以下に USB インタフェースの構成を示します。




Fig 3.2-1 USB インタフェース回路構成

3.2.1 USB Host インタフェース

USB Host インタフェースは、USB1 を 1 ポート搭載しています。

USB BUS POWER は、過電流保護スイッチ付 USB パワースイッチから供給されます。

VBUS の最大供給電流は 1.2A です。

USB Host VBUS の制御

USB Host の VBUS は USB1_VBUSIN 端子(Hi-Active)で制御します。

USB OVC の検出

USB Host の VBUS の過電流は USB1_OVRCUR 端子(Low-Active)で検出します。

3.2.2 USB Function インタフェース

USB Function インタフェースは USB0 を 1 ポート搭載しています。

VBUS の接続検出

VBUS は、USB0_VBUSIN(Hi-Active)で検出します。

3.2.3 USB ID

AP-RZG3-0A の USB ID として、弊社のベンダ ID とプロダクト ID を使用できます。

本 ID は、AP-RZG3-0A でのみ使用を許諾しています。他の製品・使用目的での利用は禁止します。

ベンダ ID(VID) : 0x0d91 プロダクト ID(PID) : 0x2027

* USB ID について

USB ID は、USB Function を利用する場合、ホスト側で USB 機器を特定するために必要な ID です。
USB IF で管理されており、申請して取得する必要があります。

3.3 シリアル(UART)インタフェース

AP-RZG3-0A はシリアルインタフェースコネクタを備えています。RZ/G3S 内蔵の SCIF を使用しています。弊社製インタフェースコンバータシリーズを使用し機能を拡張するなど様々な用途でお使いいただけます。シリアルインタフェースコンバータシリーズにつきましては「5. オプション製品」を参照してください。




Fig 3.3-1 シリアルインタフェース回路構成

No.	信号名	電圧
1	P6_3/SCIF0_RXD	3.3V
2	P6_4/SCIF0_TXD	3.3V
3	4pin と短絡	3.3V
4	3pin と短絡	3.3V
5	VDD_3V3	3.3V
6	GND	

Table 3.3-2 シリアルインタフェースコネクタピンアサイン

3.4 CAN インタフェース

AP-RZG3-0A は、1ポートの CAN インタフェースコネクタを備えています。

弊社製 CAN トランシーバアダプタ(PC-CAN-03)を接続することで、容易に CAN システムを構築することができます。CAN トランシーバアダプタにつきましては「5. オプション製品」を参照してください。




Fig 3.4-1 CAN インタフェース回路構成

No.	信号名	電圧
1	P5_2/CAN0_TX	3.3V
2	P5_3/CAN0_RX	3.3V
3	NC	
4	VDD_3V3	3.3V
5	GND	

Table 3.4-2 CAN インタフェースコネクタピンアサイン

3.5 microSD カードスロット

AP-RZG3-0A は、microSD カードスロットを 1 スロット備えています。RZ/G3S 内蔵の SD ホストインタフェースを使用しています。3.3V、1.8V インタフェースの切り替えが可能で、高速な UHS-I 規格カードにも対応しています。以下に microSD カードコネクタのピンアサインを示します。




Fig 3.5-1 microSD カードスロット回路構成

No.	信号名	機能	備考
1	SD1_DAT2	SD データ[2]	10K Ω PU
2	SD1_DAT3	SD データ[3]	10K Ω PU
3	SD1_CMD	SD コマンド	10K Ω PU
4	SD1_VDD	電源	3.3V
5	SD1_CLK	SD クロック	
6	GND	GND	
7	SD1_DATA0	SD データ[0]	10K Ω PU
8	SD1_DATA1	SD データ[1]	10K Ω PU
9	P0_2/SD1_CD	カード検出	100K Ω PU

Table 3.5-2 microSD カードコネクタピンアサイン

No.	信号名	機能	備考
1	P2_3/SD1_PWR_EN	SD1_VDD 電源 ON High : ON Low : OFF	
2	P6_2/SD1_PWR_SEL	SD1_PVDD 電圧設定 High : 3.3V Low : 1.8V	

Table 3.5-3 microSD 電源制御

*SD ホストインタフェースについて

SD ホストインタフェースの使用には、ライセンスが必要になる場合があります。
詳しくは、SD カードアソシエーションにお問い合わせください。

3.5.1 microSD カードの取り付け

microSD カードの取り付け方法は以下を参考にしてください。

プッシュイン/プッシュアウト



Fig 3.5-4 microSD カードスロットの位置と取り付け

3.6 Pmod インタフェース

AP-RZG3-0A は、Pmod インタフェースコネクタを備えています。

Pmod インタフェースに、市販の Pmod モジュールを接続して容易に機能を拡張することができます。

なお、5V およびオプション信号を必要とする一部のモジュールには対応できませんので、ご注意ください。

項目	仕様
コネクタ	12pin ピンヘッド(2.54mm ピッチ 6px2 列)
対応インタフェース	Type1/1A (GPIO) Type2/2A (SPI) Type3/3A (UART) Type6/6A (I2C)
電圧	3.3V

Table 3.6-1 Pmod インタフェース仕様概要




Pmod インタフェースは、Digilent 社が策定した拡張インタフェース規格で、Digilent 社が販売するモジュールのほか、各社からさまざまな機能モジュールが発売されています。規格の詳細については、下記をご参照ください。

Digilent Pmod <https://digilent.com/reference/pmod/start>

3.6.1 インタフェースタイプの設定

AP-RZG3-0A の Pmod インタフェースは、Type1/2/3/6 に対応しています。

インタフェースの設定は、基板上のハンダジャンパで行います。使用するインタフェースに合わせて設定してください。



ハンダジャンパを設定する場合は、基板のパッドやパターンが剥がれないように、十分注意してください。

ハンダごてを強く当てすぎたり、擦ったり、加熱時間が長くなりないようにしてください。

CN6

○ : 短絡 - : 解放

Type	JP1	JP2	JP3	JP4	JP5	JP6	JP7
Type1/1A(GPIO)	○	○	○	-	-	-	-
Type2/2A(SPI) ※出荷時設定	○	○	○	-	-	-	-
Type3/3A(UART)	-	○	-	○	○	-	-
Type6/6A(I2C)	○	-	-	-	-	○	○

Table 3.6-2 Pmod インタフェースの設定

3.6.2 インタフェース信号の割り当て

各タイプ別のインタフェースの信号接続の割り当ては下表のとおりです。

CN6					
No	Type1/1A(GPIO)	Type2/2A(SPI)	Type3/3A(UART)	Type6/6A(I2C)	電圧
1	P14_2	RSPI3_SSL	SCIF1_CTS	P14_2	3.3V
2	P14_0	RSPI3_MOSI	SCIF1_TXD	P14_0	3.3V
3	P14_1	RSPI3_MISO	SCIF1_RXD	RIIC0_SCL	3.3V
4	P13_4	RSPI3_CK	SCIF1_RTS	RIIC0_SDA	3.3V
5	GND				
6	3.3V				
7	P15_0/IRQ4				3.3V
8	P15_1				3.3V
9	P15_2				3.3V
10	P15_3				3.3V
11	GND				
12	3.3V				3.3V

Table 3.6-3 Pmod インタフェースの信号ピンアサイン

3.6.3 Pmod モジュールの取り付け

Pmod モジュールは、基板と基板が水平になるように Pmod コネクタ(ヘッダピン)に挿して取り付けます。
6pin の Pmod モジュールを取り付ける場合は、上段に挿し込んでください。





Fig 3.6-4 Pmod モジュールの取り付け

3.7 JTAG インタフェース

AP-RZG3-0A はプログラムデバッグ用に JTAG インタフェースを備えています。JTAG インタフェースコネクタは 1.27mm ピッチ 10pin を採用しており、JTAG エミュレータを接続することでプログラムのデバッグを行うことができます。



CN9 JTAG コネクタ
10pin CoreSight Connector(1.27mmx10pin)

No.	信号名	備考	No.	信号名	備考
1	VDD_1V8	1.8V	2	TMS_SWDIO	10K Ω PU
3	GND		4	TCK_SWCLK	10K Ω PU
5	GND		6	TDO	
7	NC		8	TDI	10K Ω PU
9	NTRST	10K Ω PD	10	QRESN	

Table 3.7-1 JTAG インタフェースコネクタピンアサイン



Arm コアの JTAG インタフェースには、10pin(ハーフピッチ)のほか、20pin(フルピッチ)、20pin(ハーフピッチ)などがあります。本ボードに接続する場合には、10pin(ハーフピッチ)をご利用ください。

(接続ケーブルは、デバッガメーカーより提供されています。各メーカーにご確認ください)

3.8 電源

AP-RZG3-0A の電源の構成を以下に示します。




Fig 3.8-1 電源の接続構成

電源は、電源コネクタ・DCジャック・拡張コネクタまたはUSBから供給できます。

USBから供給する場合は、PCやUSB充電器、モバイルバッテリーなどと接続して動作させることができます。

電源供給元	電圧	備考
電源コネクタ(CN11)	DC5V(+5VIN)	消費電力を抑えるため、入カダイオードのバイパスや、供給電圧を下げる事ができます 詳細は「3.8.2 低消費電力」を参照ください
DCジャック(P1)	DC5V(+5VIN)	
拡張コネクタ(CN2)	DC5V(+5VIN)	
USBコネクタ(CN3)	VBUS(USB0_VBUS)	JP8の短絡が必要

Table 3.8-2 電源の供給とコネクタ



* USB Hostに電流を供給する場合、電源を供給するケーブルは、抵抗値が十分低い電線を使用してください。
抵抗値が高い場合、電圧降下によって、USBデバイスが正常に動作しない場合があります。

3.8.1 電源の供給例

AP-RZG3-0A は、5V 単一電源で動作します。電源の供給例を下記に記載します。

①電源コネクタから電源を供給する

電源コネクタから電源を供給する場合は、付属の電源ハーネスを接続して、安定化電源等から DC5V 電源を供給してください。




Fig 3.8-3 電源コネクタからの電源供給

②DC ジャック(P1)から電源を供給する

DC ジャック P1 から電源を供給する場合は、DC5V の AC アダプタを接続してください。AC アダプタは外形Φ5.5mm、内径Φ2.1mmのセンタープラスのものを選定してください。ACアダプタはAP-RZG3-0A Linux開発キット「LK-RZG3-A01」に付属しています。また、ACアダプタ単体でも販売しております。詳細は「5. オプション製品」を参照してください。




Fig 3.8-4 DC ジャックからの電源供給

③ 拡張コネクタから電源を供給する

スタッキング接続する拡張基板などから電源を供給する場合は、拡張コネクタから DC5V 電源を供給できます。

④ USB コネクタから DC5V を供給する場合

USB から供給する場合は、PC や USB 充電器、モバイルバッテリーなどと接続して動作させることができます。USB 通信を同時に行うこともできます。




Fig 3.8-5 USB コネクタからの電源供給例

3.8.2 低消費電力

AP-RZG3-0A は、消費電力を抑えるため供給電源に対し、以下 2 種類の変更が可能です。
 ボード内電源を一部 OFF にする AWO モードや、VBATT モードと合わせご活用ください。
 詳細は「2.9.1 電源モード」を参照してください

① 入カダイオードのバイパス

電源の逆接続保護用ダイオードをバイパスすることで、ダイオードの消費電力を削減できます。
 ダイオードをバイパスする場合は、JP9 をハンダで短絡してください。




Fig 3.8-6 JP9 位置

② 供給電圧の変更

供給電圧は 5V が標準ですが、供給電圧を下げることで電源効率が上がり、消費電力を削減することができます。
 供給電圧を下げる場合、電圧監視機能(約 4.0V)を停止させるために JP10 のハンダを取り開放してください。
 また、以下のように POWER_ON 信号(CN2.6) の制御をお願いします。

電源 ON 時：供給電源立ち上げ中 LOW レベル、電圧安定後に HIGH または Hi-Z
 電圧 OFF 時：LOW レベルにしてから供給電源を OFF にしてください

項目	仕様
供給電圧範囲	3.5V ~ 5.25V ※JP9 ハンダショート時




Fig 3.8-7 JP10 位置

3.8.3 外部への電源供給

拡張コネクタ(CN1,2)より+3.3V/+1.8V 電源を外部回路へ供給することができます。

拡張基板などで外部回路を増設する場合に利用してください。

AP-RZG3-0A から電源を外部へ供給する場合は以下の外部供給可能電流^{*}を超えないようにしてください。

コネクタ	電源	外部供給可能電流
拡張コネクタ(CN1)	ISO_1V8(+1.8V)	最大 500mA(目安)
	AVDD_1V8(+1.8V)	
拡張コネクタ(CN2)	XSPI_1V8(+1.8V)	最大 500mA(目安)
	VDD_3V3(+3.3V)	

Table 3.8-8 外部への電源供給

*外部供給可能電流について

動作させるプログラムによって、本ボード上での消費電流が変化するため、外部供給可能電流は目安値となります。
本ボードに供給する+5V 電源は、外部に供給する電力分を考慮して供給してください。



* 電源モードにより外部への電源供給が停止しますのでご注意ください。

AWO モード時： ISO_1V8 電源のみ停止

VBATT モード時： 外部供給は全て停止

3.9 拡張コネクタ

3.9.1 ピンアサイン

AP-RZG3-0Aの拡張コネクタには、RZ/G3Sの信号が接続されています。以下に拡張コネクタのピンアサインを示します。

No.	信号名		備考	No.	信号名		備考
	ポート番号	機能			ポート番号	機能	
1		AVDD_1V8	1.8V	2		AG	
3	ADC_CH0		1.8V	4	ADC_CH1		1.8V
5	ADC_CH2		1.8V	6	ADC_CH3		1.8V
7	ADC_CH4		1.8V	8	ADC_CH5		1.8V
9	ADC_CH6		1.8V	10	ADC_CH7		1.8V
11		ISO_1V8	1.8V	12		ISO_1V8	1.8V
13		PRST#	1.8V, 10K PU	14	P10_0	P10_0/ET1_RXD3/SSI0_BCK/IRQ4/PDM1_CLK/MTI0C6A/IRQ2	1.8V
15	P10_1	P10_1/ET1_RX_ERR/SSI0_RCK/SSI3_BCK/PDM1_DAT/MTI0C6B/GTI0C6A	1.8V	16	P10_2	P10_2/ET1_MDC/SSI0_TXD/SSI3_RCK/MTI0C6C/GTI0C6B	1.8V
17	P10_3	P10_3/ET1_MDIO/SSI0_RXD/SSI3_TXD/USB1_VBUSEN/MTI0C6D/PDM2_CLK	1.8V	18	P10_4	P10_4/ET1_LINKSTA/ADC_TRG/SSI3_RXD/USB1_OVRCUR/PDM2_DAT	1.8V
19	P9_0	P9_0/ET1_RX_CTL/RX_DV/RSPI0_CK/PDM0_CLK/SSI2_BCK/MTI0C4A/SCIF4_SCK	1.8V	20	P9_1	P9_1/ET1_RXD0/RSPI0_MOSI/PDM0_DAT/SSI2_RCK/MTI0C4B/SCIF4_RXD	1.8V
21	P9_2	P9_2/ET1_RXD1/RSPI0_MISO/SSI2_TXD/MTI0C4C/SCIF4_TXD	1.8V	22	P9_3	P9_3/ET1_RXD2/RSPI0_SSL/IRQ3/SSI2_RXD/MTI0C4D/IRQ1	1.8V
23		GND		24		GND	1.8V
25	P8_0	P8_0/ET1_TXD3/SCIF0_SCK/SCIF1_RXD/SSI1_BCK/SCI0_SCK/MTI0C7A/IRQ1	1.8V	26	P8_1	P8_1/ET1_TX_ERR/SCIF0_RXD/SCIF1_TXD/SSI1_RCK/SCI0_TXD/MTI0C7B	1.8V
27	P8_2	P8_2/ET1_TX_COL/SCIF0_TXD/SCIF1_CTS#/SSI1_TXD/SCI0_RXD/MTI0C7C	1.8V	28	P8_3	P8_3/ET1_TX_CRS/SCIF0_CTS#/SCIF1_RTS#/SSI1_RXD/SCI0_CTS#/RTS#/MTI0C7D	1.8V
29	P8_4	P8_4/ET1_RXC/RX_CLK/SCIF0_RTS#	1.8V	30	P7_0	P7_0/ET1_TXC/TX_CLK/ADC_TRG/RSPI2_CK/CAN_CLK/MTI0C0A/SCIF2_TXD/IRQ5	1.8V
31	P7_1	P7_1/ET1_TX_CTL/TX_EN/SCI1_SCK/RSPI2_MOSI/CAN0_TX/MTI0C0B/SCIF2_RXD	1.8V	32	P7_2	P7_2/ET1_TXD0/SCI1_TXD/RSPI2_MISO/CAN0_RX/MTI0C0C/SCIF2_SCK	1.8V
33	P7_3	P7_3/ET1_TXD1/SCI1_RXD/RSPI2_SSL/CAN0_TX_DATARATE_EN/MTI0C0D/SCIF2_CTS#	1.8V	34	P7_4	P7_4/ET1_TXD2/SCI1_CTS#/RTS#/IRQ2/CAN0_RX_DATARATE_EN/SCIF2_RTS#	1.8V
35	P2_1	P2_1/ET0_TX_ERR/SSI0_RCK/CAN1_RX/MTCLKB/SCI0_SCK/RSPI0_CK	1.8V	36	P2_2	P2_2/ET0_TX_COL/SSI0_TXD/CAN1_TX_DATARATE_EN/MTCLKC/SCI0_TXD/RSPI0_MOSI	1.8V
37		GND		38		GND	
39		RIIC0_SCL	5.1K PU	40		RIIC0_SDA	5.1K PU
41	P13_4	P13_4/SCIF0_RTS#/CAN0_RX_DATARATE_EN/POE0#/GTI0C6A/RSPI3_CK		42	P14_0	P14_0/SCIF1_TXD/GTI0C1A/CAN1_TX/MTIC5U/SCI0_RXD/POE4#/GTI0C6B/RSPI3_MOSI	
43	P14_1	P14_1/SCIF1_RXD/GTI0C1B/CAN1_RX/MTIC5V/SCI0_TXD/POE8#/SD2_CD/RSPI3_MISO		44	P14_2	P14_2/SCIF1_SCK/ADC_TRG/CAN1_TX_DATARATE_EN/MTIC5W/SCI0_SCK/POE10#/SD2_WP/RSPI3_SSL	
45	P15_0	P15_0/RSPI0_CK/GTI0C2A/PDM0_CLK/IRQ4/MTI0C8A/SCIF5_SCK/GTI0C7A/MTCLKA		46	P15_1	P15_1/RSPI0_MOSI/GTI0C2B/PDM0_DAT/IRQ5/MTI0C8B/SCIF5_RXD/GTI0C7B/MTCLKB	
47	P15_2	P15_2/RSPI0_MISO/XSPI_RESET1#/GTI0C5A/IRQ6/MTI0C8C/SCIF5_TXD/SCI1_TXD/MTCLKC		48	P15_3	P15_3/RSPI0_SSL/XSPI_WP1#/GTI0C5B/IRQ7/MTI0C8D/PCI_RST_OUT_B/MTCLKD	
49	P16_0	P16_0/SCIF1_CTS#/SPDIF_IN/CAN1_RX_DATARATE_EN/PDM0_CLK/SCI0_CTS#/RTS#/PCI_CLKREQ_B		50	P16_1	P16_1/SCIF1_RTS#/SPDIF_OUT/PDM0_DAT	

*PU:Pull-Up PD:Pull-Down

背景色グレー端子：電源モードがAWOモード時電源OFFとなります

Table 3.9-1 拡張コネクタ(CN1)ピンアサイン

No.	信号名		備考	No.	信号名		備考
	ポート番号	機能			ポート番号	機能	
1		+5VIN		2		+5VIN	
3		GND		4		GND	
5		WAKEN	5V, 10K PU	6		POWER_ON	5V, 10K PU
7		EXRESET#	5V, 10K PU	8		RTC_BAT	
9	P18_5	P18_5/IRQ7/RSPI0_SSL/SCI0_CTS#/RTS#/USB1_OVRCUR/SCI1_RXD/SCIF4_TXD/SSI3_RXD		10	P18_4	P18_4/IRQ6/RSPI0_MISO/SCI0_RXD/USB1_VBUSEN/ADC_TRG/SCI1_TXD/SCIF4_RXD/SSI3_TXD	
11	P18_3	P18_3/IRQ5/RSPI0_MOSI/SCI0_TXD/SCIF3_TXD/SCI0_CTS#/RTS#/GTETRGD/SCIF4_SCK/SSI3_RCK		12	P18_2	P18_2/IRQ4/RSPI0_CK/SCI0_SCK/SCIF3_RXD/SCI0_RXD/GTETRG/SSI3_BCK	
13	P18_1	P18_1/IRQ3/PDM2_DAT/SCIF3_SCK/SCI0_TXD/GTETRGB/GTIOC3B		14	P18_0	P18_0/IRQ2/ADC_TRG/PDM2_CLK/SCI0_SCK/GTETRGA/GTIOC3A	
15	P17_3	P17_3/RSPI1_SSL/SSI1_RXD/CAN1_RX_DATARATE_EN/MTIOC3D/XSPI_WP1#/GTIOC6B/SCIF3_TXD		16	P17_2	P17_2/RSPI1_MISO/SSI1_TXD/CAN1_TX_DATARATE_EN/MTIOC3C/XSPI_RESET1#/GTIOC6A/SCIF3_RXD	1M PU
17	P17_1	P17_1/RSPI1_MOSI/SSI1_RCK/CAN1_RX/MTIOC3B/PDM1_DAT/GTIOC3B/SCIF3_SCK	1M PD	18	P17_0	P17_0/RSPI1_CK/SSI1_BCK/CAN1_TX/MTIOC3A/PDM1_CLK/GTIOC3A/SCI1_RXD	1M PD
19		GND		20		GND	
21	P6_4	P6_4/SCIF0_TXD/CAN0_RX_DATARATE_EN/SCIF2_RTS#/ADC_TRG/RIIC2_SCL/IRQ4		22	P6_3	P6_3/SCIF0_RXD/RSPI2_SSL/CAN0_TX_DATARATE_EN/SCIF2_CTS#/MTIOC7D/RIIC2_SDA/IRQ3	
23	P5_3	P5_3/USB0_OTG_ID/SCIF2_CTS#/MTIOC7D/SSI2_RCK/USB1_VBUSEN/GTIOC7A/SCI1_RXD/CAN0_RX		24	P5_2	P5_2/USB0_OVRCUR/SCIF2_SCK/MTIOC7C/SSI2_BCK/SCI1_TXD/CAN0_TX	
25	P5_1	P5_1/SCIF2_RXD/MTIOC7B/ADC_TRG/SCI0_CTS#/RTS#/RSPI0_SSL/SCI1_SCK/CAN_CLK		26	P5_0	P5_0/USB0_VBUSEN/SCIF2_TXD/MTIOC7A/SSI2_RXD	
27	P13_3	P13_3/SCIF0_CTS#/PCI_CLKREQ_B/CAN0_TX_DATARATE_EN/MTIOC4D/RSPI4_SSL/IRQ3		28	P13_2	P13_2/SCIF0_SCK/PCI_RST_OUT_B/CAN0_RX/MTIOC4C/RSPI4_MISO/IRQ2	
29	P13_1	P13_1/SCIF0_RXD/GTIOC0B/CAN0_TX/MTIOC4B/USB1_OVRCUR/RSPI4_MOSI/SCIF1_RXD		30	P13_0	P13_0/SCIF0_TXD/GTIOC0A/CAN_CLK/MTIOC4A/USB1_VBUSEN/RSPI4_CK	
31	P12_1	P12_1/IRQ1/SCI0_TXD/GTIOC0B/MTIOC0B/SCIF3_RXD/SD2_DATA3		32	P12_0	P12_0/IRQ0/SCI0_RXD/GTIOC0A/MTIOC0A/SCIF3_TXD/SD2_DATA2	
33		GND		34		GND	
35	P11_3	P11_3/SSI0_RXD/POE10#/SCI1_CTS#/RTS#/RSPI2_SSL/GTETRGD/GTIOC4B/SD2_DATA1		36	P11_2	P11_2/SSI0_TXD/POE8#/SCI1_SCK/RSPI2_MISO/GTETRG/MTIOC4A/SCIF1_TXD/SD2_DATA0	
37	P11_1	P11_1/SSI0_RCK/POE4#/SCI1_TXD/RSPI2_MOSI/GTETRGB/SPDIF_OUT/SD2_CMD		38	P11_0	P11_0/SSI0_BCK/POE0#/SCI1_RXD/RSPI2_CK/GTETRGA/SPDIF_IN/SD2_CLK	
39		RIIC1_SDA	5.1K PU	40		RIIC1_SCL	5.1K PU
41		NMI	10K PU	42		GND	
43		VDD_3V3		44		VDD_3V3	
45		GND		46		GND	
47		I3C_SDA	1.8V,5.1K PU	48		I3C_SCL	1.8V,5.1K PU
49		XSPI_1V8	1.8V	50		XSPI_1V8	1.8V

*PU:Pull-Up PD:Pull-Down

背景色ブルー端子：電源モードが OFF または VBATT モード時有効な端子

Table 3.9-2 拡張コネクタ(CN2)ピンアサイン



* 電源モードが AWO モード時は、CN1 の ISO_1V8 電源が OFF となるため 1.8V I/O が利用出来ません。

また、VBATT モード時は、CN2 の 1~8pin 以外の電源が全て OFF となり I/O が利用出来ませんのでご注意ください。

3.9.2 DC 特性

拡張コネクタの各信号のほとんどは、RZ/G3S の信号が直接接続されており、特に記載がない限り、IO 電圧は 3.3V となります。詳細な DC 特性は、「RZ/G3S グループ ユーザーズマニュアル」をご参照ください。

Item	Symbol	Min	Max	Unit	条件
Power Supply					
+5V Input Voltage	+5VIN	4.75	5.25	V	Min 3.5V 対応可※1
3.3V I/O(P11_x,P12_x を除く)					VDD_3V3=3.3V±3%
High-Level Output Voltage	VOH	VDD_3V3 - 0.4	VDD_3V3	V	IOH = 9mA
Low-Level Output Voltage	VOL	0	0.4	V	IOL = -9mA
High-Level Input Voltage	VIH	2.0	VDD_3V3 + 0.5	V	
Low-Level Input Voltage	VIL	-0.5	0.8	V	
Hysteresis threshold voltage	VHYS	↑ 2.1	↓ 0.7	V	
3.3V I/O(P11_x,P12_x)					VDD_3V3=3.3V±3%
High-Level Output Voltage	VOH	VDD_3V3 - 0.4	VDD_3V3	V	IOH = 9mA
Low-Level Output Voltage	VOL	0	0.4	V	IOL = -9mA
High-Level Input Voltage	VIH	VDD_3V3 x 0.625	VDD_3V3 + 0.5	V	
Low-Level Input Voltage	VIL	-0.5	VDD_3V3 x 0.25	V	
1.8V I/O(CN1 ISO_1V8)					ISO_1V8=1.8V±3%
High-Level Output Voltage	VOH	ISO_1V8 - 0.45	ISO_1V8	V	
Low-Level Output Voltage	VOL	0	0.45	V	
High-Level Input Voltage	VIH	ISO_1V8 x 0.65	ISO_1V8 + 0.5	V	
Low-Level Input Voltage	VIL	-0.5	ISO_1V8 x 0.35	V	
5V IN(CN2.5-7)					
High-Level Input Voltage	VIH	VDD_5V0 x 0.8	VDD_5V0 + 0.3		
Low-Level Input Voltage	VIL	0	VDD_5V0 x 0.2		

※1：ハンダジャンパを変更する必要があります。詳細は「3.8.2 低消費電力」を参照ください。

Table 3.9-3 拡張コネクタ信号 DC 特性

4. テクニカルデータ

4.1 外形寸法




Fig 4.1-1 AP-RZG3-0A 外形寸法図

4.2 回路図・マニュアル資料

回路図、マニュアルなど各種資料は、弊社ホームページよりダウンロードできます。
詳しくは、製品添付の「マニュアル・サンプルプログラムのダウンロード・保証のご案内」をご覧ください。

4.3 外部回路との接続方法

外部に回路を拡張する場合には、スタッキング接続が最も一般的な方法です。
リボンケーブル等で基板間を接続する方法も可能ですが、長さに比例して信号が劣化しますのでご注意ください。
本ボードの拡張コネクタは全て 2.54mm ピッチで配置されているので、拡張の基板には市販のユニバーサル基板が使用できます。




Fig 4.3-1 外部回路との接続例

※コネクタは CPU ボードのオプション品(拡張コネクタセット)としても、取り扱いしております。

5. オプション製品

AP-RZG3-0Aでご利用いただける、関連製品をご紹介します。各製品の詳細につきましては、弊社ホームページをご覧ください。

5.1 Linux 開発キット



Linux 開発キット「LK-RZG3-A01」

ビルドツール	Yoct3.1	
OS Kernel	CIP Linux 5.10 (VLP v3.0.7)	
BootLoader	U-Boot	
デバイスドライバ	LAN	
	USB HOST	マストストレージ
	USB Function	コミュニケーションクラス
	SD-CARD	
	QSPI FlashROM	
	CAN	
	シリアルインタフェース	
	eMMC	
	Pmod (GPIO, SPI, I2C, UART)	
ファイルシステム	EXT4, FAT 他	
ネットワーク	TCP/IP (IPv4/v6) , UDP, NTP, DNS, SSL 他	
ライブラリ	Yocto Project に包括	
開発 OS	Ubuntu 22.04LTS(64bit)	
仮想開発環境	Windows10/11(64bit) + Virtual BOX	
推奨動作環境	CPU:2Core 以上 (Intel/AMD) 2GHz 以上 メモリ : 8Gbyte 以上 ストレージ空き容量 : 15Gbyte 以上	
付属品	CD-ROM(開発環境一式)、LAN ケーブル、USB ケーブル、AC アダプタ、microSD カード、PC-USB-04	

※2025年9月現在の状況となっており、予告なしに変更される場合があります。

LK-RZG3-A01 は、AP-RZG3-0A の Linux 開発環境です。

microSD カードをはじめ、Linux システム開発に必要なハード・ソフト・マニュアルがセットになっていますのですぐに開発に取りかかることができます。

開発環境に VirtualBox を採用しており、Windows 上で開発を行うことができます。

※本製品に含まれるソフトウェアは、無保証・無サポートです。技術サポートの提供は含まれておりません。

5.2 周辺拡張アダプタ

シリアルインタフェースコネクタに周辺拡張アダプタを接続することで、さまざまな機能を容易に追加できます。





Fig 5.1-1 USB(仮想 COM)機能の追加例



製品名	機能	機能詳細
PC-RS-04	RS232C コンバータ	シリアルインタフェースを RS232 レベルに変換するアダプタです。
PC-USB-04	USB コンバータ	シリアルインタフェースを USB ファンクション(仮想 COM ポート)に変換するアダプタです。
PC-LAN-02	LAN コンバータ	シリアルインタフェースを Ethernet に変換するアダプタです。 簡単なコマンドだけで Ethernet 通信を行うことができます。
PC-SDRW-02	SD カードリーダー/ライター	ファイルシステムを搭載した SD ライセンス不要の SD カードリーダー/ライターです。 簡単なコマンドだけで SD カードの読み書きができます。
PC-RS485-01A	RS422/485 コンバータ	シリアルインタフェースを RS422/485 レベルに変換するアダプタです。
PM-CNV-01	Pmod 変換アダプタ	Pmod インターフェースをシリアルインタフェースに変換するアダプタです。

※2025年9月現在の状況となっており、予告なしに変更される場合があります。

5.3 CAN トランシーバアダプタ

CAN I/F コネクタに CAN トランシーバアダプタを接続することで、CAN バスシステムを構築できます。



PC-CAN-03

製品名	製品機能	備考
PC-CAN-03	CAN トランシーバアダプタ (CAN FD 対応)	3.3V 対応

※2025年9月現在の状況となっており、予告なしに変更される場合があります。

5.4 AC アダプタ

AP-RZG3-0A で使用できる AC アダプタです。



項目	仕様
入力	AC 100V ~ 200V 50/60Hz
出力	DC 5.0V 2.0A
その他	RoHS 対応、PSE 認定取得

5.5 拡張コネクタセット

AP-RZG3-0A の拡張コネクタ CN1、CN2 用のコネクタセットです。ヘッダコネクタ、レセプタクルコネクタが各 2 個セットになっています。

項目	仕様
名称	拡張コネクタセット 2
内容	ヘッダ : HIF3H-50PB-2.54DSA(ヒロセ) 2 個 レセプタクル : HIF3H-50DA-2.54DSA(ヒロセ) 2 個

6. 開発環境のご案内

6.1 開発環境

「RZ/G3S」のソフトウェア開発では、ルネサスエレクトロニクス社提供の各種開発ツールをご利用いただけます。

ソフトウェア-ドライバ,ミドルウェア,OS

<https://www.renesas.com/ja/design-support/software>

開発ツール「RZ スマート・コンフィグレータ」

<https://www.renesas.com/ja/software-tool/rz-smart-configurator>

また、上記以外にも、便利な開発ツール、パートナー各社の対応ツールなどもご利用いただけます。

詳しくは、ルネサスエレクトロニクス社のホームページをご参照ください。

※2025年9月現在の情報となっており、URLは予告なしに変更される場合があります。



JTAG デバッガは、各社の Arm コア対応デバッガがご利用いただけます。

対応状況につきましては、各デバッガメーカーにご確認ください。

6.2 QSPI Flash への書き込み方法

オンボードの QSPI Flash へのプログラムの書き込み方法は、Linux 開発キット「LK-RZG3-A01」のマニュアルをご参照ください。

また、書き込みツールや FLASH ROM 書き込みに対応するデバッガでも可能です。各提供メーカーにご確認ください。

LK-RZG3-A01 製品ページ <https://www.apnet.co.jp/product/rza/lk-rzg3-a01.html>

7. 製品サポートのご案内

●ユーザー登録

ユーザー登録は弊社ホームページにて受け付けております。ユーザー登録をしていただきますと、バージョンアップや最新の情報等を E-Mail でご案内させていただきますので、是非ご利用ください。

ホームページ	https://www.apnet.co.jp/
--------	---

●修理のご依頼

修理をご依頼いただく場合には、下記のページよりお申し込みください。

修理に関するお問い合わせ

アフターサービス	https://www.apnet.co.jp/support/index.html
----------	---

●製品サポートの方法

製品サポートについては、FAX もしくは E-Mail でのみ受け付けております。お電話でのお問い合わせは受け付けておりませんので、ご了承ください。なお、お問い合わせの際には、製品名、使用環境、使用方法、問題点などを詳細に記載してください。

製品に関するお問い合わせ

ユーザーサポート	https://www.apnet.co.jp/support/query.html
----------	---

以下の内容に該当するお問い合わせにつきましては受け付けておりませんのであらかじめご了承ください。

- 製品の回路動作及び CPU および周辺デバイスの使用方法に関するご質問
- ユーザー回路の設計方法やその動作についてのご質問
- 製品および関連ツールの操作指導
- その他、製品の仕様範囲外の質問やお客様の技術によって解決されるべき問題

●ソフトウェアのサポート

弊社より提供するサンプルソフトウェアは、全て無保証・サポート無しとなっております。
基本的にソフトウェアに関する技術的な質問は、弊社では受け付けておりませんのでご了承ください。

8. エンジニアリングサービスのご案内

弊社製品をベースとしたカスタム品やシステム開発を承っております。

お客様の仕様に合わせて、設計から OEM 供給まで一貫したサービスを提供いたします。

詳しくは、弊社営業窓口までお問い合わせください。

エンジニアリングサービスに関するお問い合わせ

受託開発	https://www.apnet.co.jp/engineering/index.html
E-Mail	sales@apnet.co.jp

改定履歴

版数	日付	改定内容
1 版	2025/09/30	新規作成

参考文献

ルネサス エレクトロニクス株式会社

「RZ/G3S グループ ユーザーズマニュアル ハードウェア編」

その他 各社データシート

本文書について

- ・本文書の著作権は株式会社アルファプロジェクトが保有します。
- ・本文書の内容を無断で転載、引用することは禁止します。
- ・本文書の内容は、将来予告なしに変更されることがあります。
- ・本文書の内容については、万全を期して作成いたしました。万が一不審な点、誤りなどお気づきの点がございましたら、弊社までご連絡ください。
- ・本文書の内容に基づき、アプリケーションを運用した結果、万一損害が発生しても、弊社では一切責任を負いませんのでご了承下さい。

商標について

- ・ RZ および RZ/G3S は、ルネサス エレクトロニクス株式会社の登録商標、商標または商品名称です。
- ・ Arm[®] および Cortex[®] は、Arm Limited（またはその子会社）の EU またはその他の国における登録商標です。

- ・ その他の会社名、製品名は、各社の登録商標または商標です。



株式会社アルファプロジェクト
〒431-3114
静岡県浜松市中央区積志町 834
<https://www.apnet.co.jp>
E-Mail: query@apnet.co.jp