

## 3. 3V系CPUと5V系デバイスの インターフェース

2版 2021年02月05日

### 1. 概要

#### 1. 1 概要

近年のデジタル回路は高速化/低消費電力化にともない、低電圧化が進んでいます。弊社製品のCPUボード等においても、5V系CPUから3.3V系CPUを搭載した製品に主流が移りつつあります。しかし、周辺デバイスについては、いまだ5V系デバイスも多く、3.3V系デバイスと5V系デバイスが混在するアプリケーションも多いと思われます。本文書では、3.3V系SHマイコンと5V系デバイスと接続する方法を設計例を示しながら解説します。

### 2. 3.3V系SHマイコンについて

#### 2. 1 3.3V系SHマイコンのDC特性

3.3V系SHマイコンの一例としてSH7144のDC特性の定格を表2-1に示します。

表2-1 SH7144のDC特性

項目	信号端子名	項目	MIN	TYP	MAX	単位	条件
入力ハイレベル	RES,MRES,NMI,FWP, MD3~MD0,DBGMD	VIH	Vcc-0.3	-	Vcc+0.3	V	
	アナログ兼用ポート		2.6	-	AVcc +0.3		
	その他の入力端子		2.6	-	Vcc +0.3		
入力ローレベル	RES,MRES,NMI,FWP,MD3~MD0, EXTAL,DBGMD	VIL	-0.3	-	0.5	V	
	その他の入力端子		-0.3	-	0.8		
シュミットトリ ガ入力	IRQ7~IRQ0,POE3~POE0, TCLK~TCLKD,TIOC0A~TIOC0D, TIOC1A~TIOC1B,TIOC2A~TIOC2B, TIOC3A~TIOC3D,TIOC4A~TIOC4D	VT+	2.6	-		V	
		VT-			0.8		
		VT+-VT-	0.2				
出力ハイレベル 電圧	全出力端子	VOH	VCC-0.7	-		V	IOH=200uA
出力ローレベル 電圧	全出力端子	VIL		-	0.6	V	IOL=1.6mA
	PE9,PE11~PE15			-	0.8	V	IOL=15mA

「SH7144ハードウェアマニュアル」より抜粋

表2-1から、CPUの端子入力電圧はVCC=3.3Vの場合、最大で3.6Vとなります。したがって、5V系信号を直接CPUの端子に接続することができないことがわかります。最近のCPUでは3.3V駆動でも5V信号を直接接続することが可能なものもありますが、残念ながらSHシリーズにはそれらの機能はありません。

### 3. 接続方法


#### 3. 1 回路例

3. 3Vデバイスと5Vデバイスの接続には、さまざまな方法がありますが、幾つかの回路例を次に示します。

##### ① 5V系デバイスへの出力

FIG.2-1は5V系CMOSデバイスに出力する場合の回路例です。74HCシリーズ（HCT、シュミット入力を除く）のDC特性は一般的に $V_{IH(min)}=(V_{CC} \times 0.7)V$ 、 $V_{IL(max)}=(V_{CC} \times 0.3)V$ となっています。したがって、5Vで駆動した場合は $V_{IH}=3.5V$ 、 $V_{IL}=1.5V$ となります。この時点で $V_{IH}=3.5V$ を、3.3Vデバイスでは条件を満たすことができないことがわかります。この場合には74HCT等のTTLレベル入力デバイス（ $V_{IH(min)} \sim 2.4V$ 、 $V_{IL(max)} \sim 0.8V$ ）を介して接続します。

FIG.2-1 3.3V回路→5.0V回路



##### ② 5V系デバイスからの入力

FIG.2-2は5V系CMOSデバイスから入力する場合の回路例です。SHマイコンに5V信号を直接接続することはできないので、5Vトレラント機能をもつロジック（74VHCXXX、74LCXXX、74LVCXXX等々）を介して接続します。これらのデバイスは、入力ダイオードを持っていないため、5V信号を直接接続することができます。  
 (注 74VHC245等の一部にはトレラント機能をもっていないロジックがありますので注意してください)

FIG.2-2 5.0V回路→3.3V回路





FIG.2.3はHCとVHC/LVCの内部等価回路です。HCは過電圧を加えると入力ダイオードに過大電流が流れ込むため、回路破壊の原因となります。

FIG.2-3 HCとVHC/LVCシリーズの等価回路



③ 5V系デバイスからのバス入出力

FIG2.4 は、5V系周辺デバイスとバス接続する場合の設計例です。この設計例では双方向バッファを使用してバスインターフェースを実現しています。

FIG2.4 バス接続の設計例




FIG2.4 以外の方法でも、CPLD や FPGA を利用する方法や双方向バススイッチ等を使用する方法があります。CMOS レベルの 5V 系デバイスと接続する場合には、2 電源バススイッチ等のデバイスを使用する必要があります。

参考文献 日立製作所 「日立低電圧 CMOS 標準ロジック IC データブック」  
東芝 「VHC/VHCT シリーズデータブック」

## ご注意

- ・本文書の著作権は株式会社アルファプロジェクトが保有します。
- ・本文書の内容を無断で転載することは一切禁止します。
- ・本文書に記載された回路図およびサンプルプログラム等の著作権は株式会社アルファプロジェクトが保有しますが、お客様のアプリケーションで使用される場合には、ご自由にご利用いただけます。
- ・本文書の内容は、将来予告なしに変更されることがあります。
- ・本文書に記載されている内容およびサンプルプログラムについての質問等のサポートは一切受け付けておりませんのでご了承ください。
- ・本文書の内容については、万全を期して作成いたしました。万が一不審な点、誤りなどお気づきの点がありましたら弊社までご連絡下さい。
- ・本文書の内容およびサンプルプログラムに基づき、アプリケーションを運用した結果、万一損害が発生しても、弊社では一切責任を負いませんのでご了承下さい。

## 商標について

- ・Windows®の正式名称は Microsoft®Windows®Operating System です。
- ・Microsoft、Windows は、米国 Microsoft Corporation.の米国およびその他の国における商標または登録商標です。
- ・Windows®10、Windows®8、Windows®7、Windows®XP は、米国 Microsoft Corporation.の商品名称です。
- ・本文書では下記のように省略して記載している場合がございます。ご了承ください。
  - Windows®10 は Windows 10 もしくは Win10
  - Windows®8 は Windows 8 もしくは Win8
  - Windows®7 は Windows 7 もしくは Win7
  - Windows®XP は Windows XP もしくは WinXP

- ・その他の会社名、製品名は、各社の登録商標または商標です。



株式会社アルファプロジェクト

〒431-3114

静岡県浜松市東区積志町 834

<https://www.apnet.co.jp>

E-Mail : [query@apnet.co.jp](mailto:query@apnet.co.jp)