HOME >製品情報 >ALTERA SOC >ALTERA SOCボード >SA-Cy500S
ALTERA SoC搭載CPUボード
H-UDIコネクタ装備 PC-RS-04対応 PC-USB-xx対応 PC-LAN-xx対応 PC-SDRW-01対応 PC-WiFi-xx対応 Bluetoothアダプタ対応 LCD-KIT-B01対応 VS-CAM-01対応

SA-Cy500S

¥48,000 (税別)
linuxRoHS対応

SA-Cy500S は、ALTERA 社 Cyclone V SoC を搭載したボードコンピュータです。

Cyclone V SoC は、Arm 社 CortexTM-A9 をCPU コアとしたHPS と、FPGA ファブリックを統合したSoC で、高性能のマイクロプロセッサの機能に加え、汎用性のあるFPGA の機能により、様々なアプリケーションで使用することができます。本ボードは外部接続コネクタへ外部拡張に必要な信号を引き出してありますので、各種試作用途及び製品への組込み用途など、 幅広い対応が可能です。


 
サンプルHDLプログラムを公開
LED制御、I/O制御、LCD制御
 
Linux 開発環境を用意 【LK-CY-A01】
・Linuxシステム開発に必要なものがセットになっています

拡大画像

特長

小型基板(基板サイズは 80 × 60 mmと小型です)
大容量メモリを搭載(プログラムメモリ:QSPI FLASHROM 16MByte、データメモリ:DDR3-SDRAM 512Mbyte)
Ethernetポートを搭載(10/100/1000BASE-TX対応のEthernetコネクタを搭載)
USBポートを搭載(USB OTG(HIGH/FULL/LOW-SPEED対応)を1チャネル搭載)
シリアルI/Fコネクタを装備、各種インタフェースコンバータを接続すれば、簡単にPCとの通信が可能
JTAGコネクタを装備(USB Blaster用とCoreSight用の2つのJTAGコネクタを搭載)
LCDコネクタを装備(タッチパネルLCDキットを接続することで、容易にGUI機能を追加することができます)
LCDボード[LCD-KIT-B01]が接続できます。(マルチタッチ対応静電容量式タッチパネル 7インチWVGA)
LCDボード[LCD-KIT-C01]が接続できます。(抵抗膜式タッチパネル 7インチWVGA)
LCDボード[LCD-KIT-D01]が接続できます。(マルチタッチ対応静電容量式タッチパネル 4.3インチWQVGA)
カメラ I/FコネクタにCMOSカメラモジュール「VS-CAM-01」を接続することで簡単に画像入力機能を追加可能
外部接続用コネクタ(160pin)へ拡張に必要な信号線を引き出してありますので、I/O等の接続が容易です。
回路図は全て公開されていますので、回路動作の確認やデバッグにお役立ていただけます、教育や研修用途にも最適です。


ソリューション 本ボードは以下製品の推奨ボードです。
組込みOS
+
ミドルウェア
eforce
イー・フォース株式会社
μITRON4.0仕様 RTOS「μC3/Standard
μITRON4.0のスタンダードプロファイルに準拠し、32ビットプロセッサが搭載された組込みシステム向けのリアルタイムOSです。

組込みシステム向けのTCP/IPスタック「μNet3
μC3と組合せて使用する組込みシステム向けのTCP/IPスタックです。

「AlphaProject SA-Cy500 for DS-5 uC3 + uNet3/Standard評価版」
ハイパー
バイザ


株式会社スパイラルテック
MULCOS-2(MULti Core Operating Sub System)」
Arm TrustZone(R)を使用したベアメタル型ハイパーバイザとしての機能とOS間の同期通信機能を持っており、シングルコア、マルチコアのどちらにも対応しています。
SA-Cy500Sボードでは、シングルコアでLinuxとRTOSを搭載したマルチOS環境を実現しています。


「SA-Cy500Sボード用MULCOS-2評価版」

仕様


SoC 5CSEBA2U32C8SN (672Pin BGA)
HPS CPU Cortex-A9 シングルコア
クロック
システムクロック 25MHz  水晶振動子(クロックジェネレータ)
CPUクロック 最大 600MHz
DDR3-SDRAMクロック 最大 400MHz
メモリ
QSPI FlashROM 16MByte  (N25Q128A13EF Micron 相当品)
DDR3-SDRAM 512MByte  (MT41J12816JT-125 × 2 Micron 相当品)
Ethernet I/F
10/100/1000BASE-T 1チャネル
Ethernetトランシーバ KSZ9021RN(microchip)
USB I/F
CPU内蔵 USB コントローラ
USB PHY USB3300 (microchip)
USB2.0 Host/Function(OTG High-Speed) 1チャネル
SDカード I/F
microSDカードスロット 1チャネル
シリアル I/F
調歩同期式 2チャネル
 1チャネルは通信コネクタに接続
FPGA FPGA
Cyclone V
 ロジック数 25K LE、 9434 ALM
 メモリ M10K 1400Kbit、 MLAB 138Kbit
 PLL 4個
LCD I/F
LCDインタフェースコネクタに接続(RGB666)
カメラ I/F
カメラインタフェースコネクタに接続
LED モニタ LED  4個(HPSに2個、FPGAに2個接続)
電源 LED  1個
リセット リセット IC、リセット SW 搭載、リコンフィギュレーションSW搭載
JTAG I/F USB Blaster接続用 10pinコネクタ(HPS/FPGA 両対応)
Arm JTAGデバッガ接続用ハーフピッチ 20pinコネクタ (HPS専用)
外部接続
160pinコネクタ
 HPS端子 18本
 FPGA端子 88本
電源電圧
DC5.0V±5%
消費電流 Typ 750mA (弊社サンプルプログラム動作時)
使用条件 温度 0℃〜60℃ (結露なし)
基板サイズ 80×60mm (コネクタ、突起物は除く)
付属品 電源ケーブル、ヒートシンク
・ボードは無洗浄です。

ダウンロード

マニュアル・ドキュメント バージョン 更新日
SA-Cy500S ハードウェアマニュアル 2.0 2017/05/30
AN5101 SA-Cy500S(Cyclone V SoC CPU BOARD) スタートガイド 1.0 2015/08/20
AN5102 SA-Cy500S(Cyclone V SoC CPU BOARD) サンプルHDLプログラム解説 1.0 2015/08/20

製品ご購入後に公開される情報

回路図 パスワード バージョン 更新日
SA-Cy500S 回路図 1.0 2015/08/26
サンプルプログラム パスワード バージョン 更新日
SA-Cy500S サンプルHDLプログラム 1.0 2015/08/20
SDカードイメージ パスワード バージョン 更新日
オールインワンSDカードイメージ 1.1 2017/06/09

パスワードが必要なデータについて

  1. パスワード

    1

    購入製品の添付紙面よりパスワードをご確認ください。

  2. ダウンロード

    2

    公開情報一覧から必要な項目をクリックし、圧縮ファイルをダウンロードします。

  3. 解凍イメージ

    3

    圧縮ファイルを解凍する際、「1」に記載のパスワードをご入力ください。

2017年12月中旬以前に製品をご購入し、パスワードが見つからないお客様はお手数ですが、【メールフォーム】よりご連絡をお願いいたします。

なお、お問い合わせの際は「製品名」「シリアルナンバー」が必要となります。

ご購入